特許

J-GLOBAL ID：200903002342278181

マイクロコンピュータ

発明者： 齋藤 功治 ,  浦島 康紀
出願人/特許権者： 東芝エルエスアイシステムサポート株式会社 ,  株式会社東芝
代理人 (1件)： 外川 英明
公報種別：公開公報
出願番号（国際出願番号）：特願2003-169709
公開番号（公開出願番号）：特開2005-004643
出願日： 2003年06月13日
公開日（公表日）： 2005年01月06日
要約：

【課題】メモリアドレスマップ上の任意の領域のアドレスに対して、命令の中にアドレスデータの一部を記述するだけでアドレスの指定が行えるマイクロコンピュータを提供する。【解決手段】レジスタを指定するアドレスも含むメモリアドレスマップの特定領域に対しては命令の中にアドレスデータの一部を記述するだけでアドレスの指定が行えるアドレッシングモードを有するマイクロコンピュータ1において、上記特定領域外にアドレスがある制御レジスタ41のアドレスデータを、上記特定領域内にアドレスがあるアドレスレジスタC5に予め書き込んでおき、その後、上記アドレスデータの一部を記述するアドレッシングモードを使用した命令で、アドレスレジスタC5を選択するよう選択回路6へ選択信号を送り、アドレスデコーダ7へアドレスレジスタC5に格納されている制御レジスタ41のアドレスデータを送出する。【選択図】 図1

請求項（抜粋）：

少なくとも複数の制御レジスタとCPUを有し、前記制御レジスタのアドレスが、第1および第2の領域を有するメモリアドレスマップ上に割り当てられ、前記第1の領域のアドレスが、前記CPUに与えられる命令の中に前記アドレス情報の一部を記述することにより指定できるアドレッシングモードを有するマイクロコンピュータであって、 前記第1の領域にアドレスが割り当てられ、前記第2の領域にアドレスを有する前記制御レジスタのアドレスデータをデータとして格納するアドレスレジスタと、 前記アドレスレジスタに格納された前記アドレスデータ、もしくは前記CPUから出力されるアドレスデータのいずれかを選択する選択手段と、 前記選択手段から出力されるアドレスデータをデコードして、前記複数の制御レジスタの中から指定された制御レジスタのアドレス信号を出力するアドレスデコーダを具備し、 前記アドレッシングモードにより前記第1の領域のアドレス情報の一部を記述した命令が前記CPUに与えられることによって、前記CPUが前記命令に記述された前記第1の領域のアドレス情報の一部が前記アドレスレジスタのアドレス情報の一部に一致すると判定した場合は、前記選択手段が前記アドレスレジスタに格納された前記アドレスデータを前記アドレスデコーダへ出力し、前記アドレスデコーダが前記第2の領域にアドレスを有する前記制御レジスタを指定するアドレス信号を出力することを特徴とするマイクロコンピュータ。

IPC (2件)：

G06F9/34 ,  G06F12/02

FI (4件)：

G06F9/34 330 ,  G06F12/02 550B ,  G06F12/02 560D ,  G06F9/36 310

Fターム (4件)：

5B033DA03 ,  5B033DD05 ,  5B060AB05 ,  5B060AB22