特許
J-GLOBAL ID：200903002345383911
電子放出素子の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願平11-252450
公開番号（公開出願番号）：特開2001-076615
出願日： 1999年09月07日
公開日（公表日）： 2001年03月23日
要約：
【要約】【課題】 蒸着法を用いた場合よりも成膜時間を短縮して、大型基板上にゲート電極とカソード電極との距離の均一性に優れた電子放出素子の形成を図る。【解決手段】 カソード配線12を覆う絶縁膜13にコンタクトホール14を形成し、その内部に第1のカソード電極材料膜16を埋め込む工程と、絶縁膜13上にゲート電極膜17とストッパ層18を順に形成した後、それらにコンタクトホール14に通じるホール19を形成する工程と、ホール19内に第2のカソード電極材料膜23を形成し、ホール19上の第2のカソード電極材料膜23の表面に形成された窪み24にマスク26を埋め込む工程と、マスク26を用いて第2のカソード電極材料膜23をエッチバックすることにより尖形に形成してカソード電極27を形成する工程と、ストッパ層18を除去し、カソード電極27の上部周辺の絶縁膜13を除去する工程とを備えた製造方法である。
請求項（抜粋）：
基板上に形成したカソード配線を覆う絶縁膜に前記カソード配線に通じるコンタクトホールを形成した後、前記コンタクトホール内に第1のカソード電極材料膜を埋め込む工程と、前記絶縁膜上にゲート電極膜とストッパ層を順に形成した後、前記ストッパ層と前記ゲート電極膜に前記コンタクトホールに通じるホールを形成する工程と、前記ストッパ層上と前記ホール内に第2のカソード電極材料膜を形成する工程と、前記ホールにより前記第2のカソード電極材料膜の表面に形成された窪みにマスクを埋め込む工程と、前記マスクを用いて前記第2のカソード電極材料膜をエッチバックすることにより尖形に形成してカソード電極を形成する工程と、前記ストッパ層を除去するとともに、前記カソード電極の上部周辺の前記絶縁膜を除去する工程とを備えたことを特徴とする電子放出素子の製造方法。
IPC (2件)：
FI (2件)：
H01J 9/02 B
, H01J 1/30 F
