半導体記憶装置

発明者：
出願人/特許権者：
代理人 (1件)：渡辺望稔 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-053733
公開番号（公開出願番号）：特開平7-262791
出願日： 1994年03月24日
公開日（公表日）： 1995年10月13日
要約：

【要約】【目的】メモリアレイに不良メモリセルが含まれている半導体装置において、外部アドレスと不良メモリセルのアドレスとを比較し、外部アドレスを変換することによって、冗長メモリセルを設けなくても不良メモリセルを含む半導体記憶装置を救済することができる機能を有する半導体記憶装置の提供。【構成】行アドレスバッファと列アドレスバッファとを有する外部アドレス入力部と、行アドレスデコーダと列アドレスデコーダとメモリアレイとを有する記憶回路部と、読み出し書き込み制御回路と入出力バッファとを有する入出力制御部とを備える半導体記憶装置であって、メモリアレイの中の全ての不良メモリセルのアドレスを予め記憶している不良アドレス記憶回路と、外部アドレスと不良メモリセルのアドレスとを順次比較し、不良メモリセルのアドレスを除外して、残りの正常メモリセルのアドレスを連続的に連結するよう外部アドレスを変換して記憶回路部の行アドレスデコーダと列アドレスデコーダとに入力する比較回路とを有することにより、上記目的を達成する。

請求項（抜粋）：

行アドレスバッファと列アドレスバッファとを有する外部アドレス入力部と、行アドレスデコーダと列アドレスデコーダとメモリアレイとを有する記憶回路部と、読み出し書き込み制御回路と入出力バッファとを有する入出力制御部とを備える半導体記憶装置であって、前記メモリアレイの中の全ての不良メモリセルのアドレスを不揮発性メモリに予め記憶している不良アドレス記憶回路と、第1工程において、前記外部アドレス入力部から外部アドレスが入力されると、前記不良アドレス記憶回路に記憶されている前記不良メモリセルのアドレスを指し示すポインターを初期化し、第2工程において、前記外部アドレスと、前記ポインターの指し示す前記不良メモリセルのアドレスとを比較して、前記外部アドレスが前記ポインターの指し示す前記不良メモリセルのアドレスよりも小さい場合には、第3工程に進み、前記外部アドレスが前記ポインターの指し示す前記不良メモリセルのアドレスと一致する、あるいは前記外部アドレスが前記ポインターの指し示す前記不良メモリセルのアドレスよりも大きい場合には、前記外部アドレスおよび前記ポインターの値を1つ増加して、さらに、比較すべき前記不良メモリセルのアドレスが存在することを確認して、比較すべき前記不良メモリセルのアドレスが存在する場合には、第2工程に戻り、比較すべき前記不良メモリセルのアドレスが存在しない場合には、第3工程に進み、第3工程において、変換された前記外部アドレスの有効性を確認して、変換された前記外部アドレスが有効な場合には、前記記憶回路部の前記行アドレスデコーダと前記列アドレスデコーダとに入力し、変換された前記外部アドレスが無効な場合には、前記記憶回路部のメモリアレイへのアクセスを禁止するよう制御する比較回路とを有することを特徴とする半導体記憶装置。

IPC (5件)：

G11C 29/00 301 , H01L 21/82 , H01L 27/04 , H01L 21/822 , H01L 27/10 471

FI (2件)：

H01L 21/82 R , H01L 27/04 T

前のページに戻る