特許
J-GLOBAL ID：200903002374403450
側壁スペーサを用いる高密度トレンチ形DMOSの製造
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
大島 陽一
公報種別：公表公報
出願番号（国際出願番号）：特願平9-540067
公開番号（公開出願番号）：特表2001-508595
出願日： 1997年05月07日
公開日（公表日）： 2001年06月26日
要約：
【要約】半導体基板(100)上に形成されるエピタキシャル層(104)上において最低限の面積を占有する、深いボディ領域(138b)を備えるトレンチ形DMOSトランジスタを形成する方法である。第1の酸化物層(110)がエピタキシャル層(104)上に形成され、その下に深いボディ領域(138b)が形成されることになる深いボディエリア(102b)を画定するためにパターン化される。次に、深いボディエリア(102b)及び第1の酸化物層の残りの部分を覆う第2の酸化物層(112)を形成する前に、第1の導電型の拡散防止領域(105)が各深いボディエリア(102b)内に形成される。第2の酸化物層1(112)の一部は、拡散防止領域(105)の中央部を露出するためにその後除去され、拡散防止領域(105)の周囲を覆うために第2の酸化物層から第1の酸化物層(110)及び酸化物側壁スペーサ(103)を残す。第2の導電型の深いボディ拡散がその後実行され、その結果側壁スペーサ(103)間のエピタキシャル領域(104)内に深いボディ領域(138b)が形成される。第1及び第2の酸化物層(110/112)の残りの部分により覆われた拡散防止領域(105)の周囲は、拡散深さを著しく抑制することなく、深いボディ拡散部(138b)の横方向拡散を抑制する。
請求項（抜粋）：
トランジスタセルを形成する方法であって、 半導体基板の主面から延在する第1の導電型のエピタキシャル層を有する前記基板を設ける過程と、 前記エピタキシャル層上に第1の酸化物層を形成する過程と、 深いボディエリアを画定するために前記第1の酸化物層をパターニングする過程と、 前記深いボディエリア内に前記第1の導電型の拡散防止領域を形成する過程と、 前記パターニングされた第1の酸化物層と前記深いボディエリアとの上に第2の酸化物層を形成する過程と、 前記ボディエリアの中央部分を露出するために前記第2の酸化物層の一部を除去し、前記拡散防止領域の周囲を覆うために酸化物側壁スペーサ及び前記パターニングされた第1の酸化物層を残す過程と、 前記露出した深いボディエリア内に第2の導電型のドーパントを導入する過程と、 前記導入されたドーパントを拡散し、それにより深いボディ拡散領域を形成する過程とを有し、 前記拡散防止領域の前記周囲が前記深いボディ拡散領域の横方向拡散を防止することを特徴とするトランジスタセルを形成する方法。
IPC (3件)：
H01L 29/78 652
, H01L 21/336
, H01L 29/78 653
H01L 29/78 652 C
, H01L 29/78 652 F
, H01L 29/78 653 A
, H01L 29/78 658 A
, H01L 29/78 658 G
