特許

J-GLOBAL ID：200903002380296584

メモリの不良エリア管理回路

発明者： 梅澤 瑞樹 ,  西田 要
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-075845
公開番号（公開出願番号）：特開2001-265665
出願日： 2000年03月17日
公開日（公表日）： 2001年09月28日
要約：

【要約】【課題】 ソフトウェア処理を縮小しCPUに負担をかけずに、不良エリアを有する複数のメモリ素子を高速にアクセス可能なメモリの不良エリア管理回路を提供する。【解決手段】 高速RAM初期化回路8に格納されたEEPROM1a〜1nに関する不良エリア情報はアドレス変換用高速RAM4a〜4nに、システムの電源投入時に格納される。アドレス変換用高速RAM4a〜4nはアドレス発生器7により発生された連続アドレスを変換し、不良エリアを回避してEEPROM1a〜1nをアクセスする。

請求項（抜粋）：

複数のメモリ素子各々について設けられ、該メモリ素子のアドレス変換用の第1記憶手段と、前記複数のメモリ素子の不良エリア情報を格納する第2記憶手段とを具備し、M前記第2記憶手段に格納された前記不良エリア情報は前記第1記憶手段に格納され、該第1記憶手段は前記メモリ素子に対して発生されたアドレスを変換し、該メモリ素子の不良エリアを回避することを特徴とする不良エリア管理回路。

IPC (2件)：

G06F 12/16 310 ,  G06F 12/16

FI (2件)：

G06F 12/16 310 Q ,  G06F 12/16 310 R

Fターム (8件)：

5B018GA06 ,  5B018HA21 ,  5B018HA24 ,  5B018KA13 ,  5B018KA14 ,  5B018KA18 ,  5B018NA06 ,  5B018QA11

引用特許：

審査官引用 (3件)

• アドレス変換回路およびアドレス変換システム
  公報種別：公開公報   出願番号：特願平10-287129   出願人：松下電器産業株式会社
• 特開昭58-130496
  
• 特開平4-369750