特許

J-GLOBAL ID：200903002395373160

半導体集積回路装置

発明者： 伊藤 洋
出願人/特許権者： 株式会社東芝
代理人 (1件)： 伊丹 勝
公報種別：公開公報
出願番号（国際出願番号）：特願2000-122307
公開番号（公開出願番号）：特開2001-307479
出願日： 2000年04月24日
公開日（公表日）： 2001年11月02日
要約：

【要約】【課題】 容量結合型のダミーセルを用いて適切なビット線の参照電位を設定することを可能としたDRAMを提供する。【解決手段】 メモリセルアレイ1は、容量結合型のダミーセルを用い、ビット線対BL,bBLは内部電源VBLHにプリチャージされる。このメモリセルアレイ1に対して、参照電位調整に用いられる補助セルアレイ2が設けられる。補助セルアレイ2において、メモリセルに1/2VBLHの書き込みと読み出しを行い、多数決回路11により補助センスアンプ回路9のセンス出力の多数決をとって、その結果に応じてVDWLH発生回路13によりダミーワード線駆動回路5に供給される高レベル電位VDWLHを発生させる。

請求項（抜粋）：

複数本のワード線とこれと交差する複数対のビット線を有し、ワード線とビット線対の各交差部にダイナミック型メモリセルがマトリクス配列され且つ、各ビット線対に少なくとも一つずつ接続されてダミーワード線により駆動されてビット線対の一方に参照電位を発生させるための容量結合型のダミーセルが設けられたメモリセルアレイと、前記ビット線対の電位差を検知増幅するセンスアンプ回路と、前記ビット線対を、前記メモリセルアレイに供給される内部電源により決まるビット線振幅の高電位又は低電位にプリチャージするプリチャージ回路と、前記ダミーワード線を駆動することにより選択された前記ダミーセルを介してビット線対の一方に参照電位を発生させるためのダミーワード線駆動回路と、このダミーワード線駆動回路が出力する駆動信号レベルを制御することにより前記ビット線対の一方に与えられる参照電位を調整する参照電位調整回路とを有することを特徴とする半導体集積回路装置。

Fターム (6件)：

5B024AA15 ,  5B024BA01 ,  5B024BA05 ,  5B024BA07 ,  5B024BA13 ,  5B024CA07