特許

J-GLOBAL ID：200903002397781281

機能的RTL回路用の自動テストパターン生成方法

発明者： インドラディープ ゴッシュ
出願人/特許権者： 富士通株式会社
代理人 (1件)： 伊東 忠彦 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-168611
公開番号（公開出願番号）：特開2002-049655
出願日： 2001年06月04日
公開日（公表日）： 2002年02月15日
要約：

【要約】【課題】 本発明は、RTLデジタル回路のテストパターンを高速かつ高品質に自動生成する方法の提供を目的とする。【解決手段】 テストパターンはRTLデジタル回路を表現する割当決定図を作成することにより生成される。9値記号代数が使用され、目標が割当決定図内で識別された部分毎に決定される。目標は、テスト環境が見つけられた割当決定図をトラバースすることにより正当化、伝播される。テスト環境が予め見つからない場合には、発見的手法を利用する。見つけられたテスト環境を使用して、所定のテストベクトルがシステムレベル・テストセットを獲得するため伝播させられる。各部分に対するテストセットは連結され、RTLデジタル回路用の完全テストセットが得られる。

請求項（抜粋）：

RTLデジタル回路の割当決定図を生成する手順と、割当決定図内のモジュールを識別する手順と、9値記号代数を使用して、識別されたモジュールに対する目標を決定する手順と、テスト環境を獲得するため、割当決定図をトラバースすることにより、目標を正当化し伝播させる手順と、獲得されたテスト環境を使用して、所定のテストベクトルをRTL回路に適用する手順と、を有するRTLデジタル回路をテストするテストパターン生成方法。

IPC (5件)：

G06F 17/50 670 ,  G01R 31/3183 ,  G06F 11/22 310 ,  G06F 11/22 330 ,  G06F 11/25

FI (5件)：

G06F 17/50 670 K ,  G06F 11/22 310 B ,  G06F 11/22 330 G ,  G01R 31/28 Q ,  G06F 11/26 310

Fターム (11件)：

2G132AA00 ,  2G132AB01 ,  2G132AE23 ,  2G132AG15 ,  2G132AL09 ,  5B046AA08 ,  5B046BA03 ,  5B046BA09 ,  5B046JA01 ,  5B048AA01 ,  5B048DD05