特許

J-GLOBAL ID：200903002407835377

波形データ演算装置

発明者： 竹内 勝広 ,  久保田 訓久
出願人/特許権者： 日置電機株式会社
代理人 (1件)： 大原 拓也
公報種別：公開公報
出願番号（国際出願番号）：特願平5-238774
公開番号（公開出願番号）：特開平7-072183
出願日： 1993年08月31日
公開日（公表日）： 1995年03月17日
要約：

【要約】【目的】 PLL回路にて入力信号のN倍のサンプリングクロックを生成して波形データを得て、DSPにて実効値などをリアルタイムで演算するにあたって、より高い周波数の入力信号に対応可能とする。【構成】 入力信号の波形整形回路12から出力される同期クロック信号を、分周器18にてその入力信号の周波数に応じた分周比1/Mで分周して、PLL回路13への入力信号周波数を一定範囲に保ち、入力信号の周波数に左右されずにPLL回路13にて所定のサンプリングクロックが生成されるようにする。

請求項（抜粋）：

入力波形を波形整形してその同期クロック信号を生成する波形整形回路と、上記同期クロック信号を受けてそのN倍の周波数のサンプリングクロック信号を出力するPLL回路と、同PLL回路からのサンプリングクロック信号に基づいて上記入力波形をサンプリングしてディジタル波形データに変換するA/D変換回路と、その波形データに所定の演算処理を施す演算処理手段とを備え、上記入力波形の少なくとも1周期からn個の波形データを得て、同入力波形の実効値などを演算する波形データ演算装置において、上記波形整形回路から出力される同期クロック信号を1/M倍して上記PLL回路への入力信号とする分周器と、上記入力波形の周波数を測定する周波数測定回路と、同周波数測定回路にて測定された上記入力波形の周波数に応じて上記分周器の分周比1/Mを変更させて上記PLL回路への入力信号周波数を一定範囲に保つ制御手段とを備えていることを特徴とする波形データ演算装置。