半導体装置及びその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：佐藤隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平7-131441
公開番号（公開出願番号）：特開平8-330533
出願日： 1995年05月30日
公開日（公表日）： 1996年12月13日
要約：

【要約】 (修正有)【目的】キャパシタを構成する記憶ノードの面積を確実に向上できる。【構成】記憶ノード電極を構成する壁体4bの縦方向断面を蛇行状に形成する。これは、例えば犠牲体5の側面を波状とし、この犠牲体5の側面に電極としての導電膜6を形成してこの導電膜に犠牲体5の側面形状を反映させた後、犠牲体5を除去することによって、実現することができる。

請求項（抜粋）：

キャパシタが多数形成され、該キャパシタを構成する一方の電極が基板側から立設する壁体で構成される半導体装置において、該電極を構成する壁体の縦方向断面が蛇行状に形成されてなることを特徴とする半導体装置。

IPC (4件)：

H01L 27/108 , H01L 21/8242 , H01L 27/04 , H01L 21/822

FI (2件)：

H01L 27/10 621 C , H01L 27/04 C

前のページに戻る