特許

J-GLOBAL ID：200903002430624235

半導体集積回路装置

発明者： 金野 康己
出願人/特許権者： 日本電気アイシーマイコンシステム株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-039991
公開番号（公開出願番号）：特開平5-243533
出願日： 1992年02月27日
公開日（公表日）： 1993年09月21日
要約：

【要約】【目的】内部セルアレイ上の電源配線領域を小さくし、自動配線領域を確保すること。【構成】チップ70の内側に低消費電力型機能ブロック用内部セルアレイ1,入出力外部セル側に高消費電力型機能ブロック用内部セルアレイ2を配置し、各内部セルアレイ1,2上の電源配線幅を消費電力別に備える。

請求項（抜粋）：

半導体チップの内側に低消費電力の機能ブロックが配置される第1の内部セルを配置し、前記内側の外側にある入出力外部セルに高消費電力の機能ブロックが配置される第2の内部セルを配置したことを特徴とする半導体集積回路装置。

IPC (2件)：

H01L 27/118 ,  H01L 21/82

FI (2件)：

H01L 21/82 M ,  H01L 21/82 L