特許
J-GLOBAL ID：200903002439064151
データ入出力処理装置
発明者：
出願人/特許権者：
代理人 (1件)：
宮田 金雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-304633
公開番号（公開出願番号）：特開平9-146872
出願日： 1995年11月22日
公開日（公表日）： 1997年06月06日
要約：
【要約】 (修正有)【課題】 端末装置から異なるメモリ領域のデータがオーバーラップしてブロック転送される場合でもバッファの効果が出ると共に、エラーが発生したバッファブロックはその後使用できないようにして、エラーが起きた場合でも他のバッファブロックを使用しながらデータ転送を続けうるデータ入出力処理装置を得る。【解決手段】 アドレスバッファ19〜22に、データバッファのバッファブロック番号、端末装置からのリクエスト番号を保持し、端末装置からの転送要求の情報の比較器23〜30と35〜38を設け、比較器35〜38の出力の加算器39を設け、各端末装置が使用するバッファブロック数の制限を設定するレジスタファイル40を設け、レジスタファイルの内容をセレクタ41で選択した値と加算器39からの値を比較する比較器42を設けた。エラーチェック回路44はデータバッファをアクセスしたときのエラー信号をバッファ制御回路11に出力する。
請求項（抜粋）：
メモリに対してリードライトするデータを格納する複数のデータブロックから構成されるデータバッファ、それらのデータブロックに格納されるデータの上記メモリ上のメモリアドレスを格納し上記データブロックに対応する複数のアドレスブロックから構成されるアドレスバッファ、端末装置からリード要求があったときは上記連続する複数のアドレスブロックに格納されたメモリアドレスを同時に読み出し上記端末装置から入力されたメモリアドレスと一致したときは対応するデータブロックに格納されたデータを読み出し、ライト要求があったときは個々のアドレスブロックにメモリアドレスを登録し対応するデータブロックにライト要求があったデータを格納するバッファ制御回路を備えたことを特徴とするデータ入出力処理装置。
IPC (4件)：
G06F 13/12 340
, G06F 5/06
, G06F 11/00 320
, G06F 13/38 310
G06F 13/12 340 B
, G06F 5/06 Z
, G06F 11/00 320 N
, G06F 13/38 310 A
