特許
J-GLOBAL ID：200903002460103485
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-333195
公開番号（公開出願番号）：特開平7-193121
出願日： 1993年12月27日
公開日（公表日）： 1995年07月28日
要約：
【要約】【目的】 集積回路の微細化に適した、埋め込み型素子分離を実現すると共に、その形状に起因する電界集中やゲート酸化膜のリークを生じさせるような欠陥の発生を防止する。【構成】 半導体基板上にそれに穿設すべき素子分離溝の開口よりも大きな開口の第1開口を有する第1材料製の第1層を形成する工程と、前記第1層上に形成された、前記第1開口よりも小さな開口の第2開口を有する第2材料製の第2層をマスクとして前記半導体基板をエッチングして前記素子分離溝を形成する工程と、前記第2層を除去した後、前記素子分離溝内と、前記半導体基板上と、前記第1層上に充填材を充填、堆積して、前記素子分離溝における、前記半導体基板の表面のエッジ部分を被った充填材層を形成する工程と、前記充填材層の表面を前記第1層をストッパとしてエッチバックして、前記充填材をその表面が前記素子分離溝の上方及びその開口のまわりの上方に位置する素子分離体として残存させる工程と、を備えるものとして構成される。
請求項（抜粋）：
半導体基板上にそれに穿設すべき素子分離溝の開口よりも大きな開口の第1開口を有する第1材料製の第1層を形成する工程と、前記第1層上に形成された、前記第1開口よりも小さな開口の第2開口を有する第2材料製の第2層をマスクとして前記半導体基板をエッチングして前記素子分離溝を形成する工程と、前記第2層を除去した後、前記素子分離溝内と、前記半導体基板上と、前記第1層上に充填材を充填、堆積して、前記素子分離溝における、前記半導体基板の表面のエッジ部分を被った充填材層を形成する工程と、前記充填材層の表面を前記第1層をストッパとしてエッチバックして、前記充填材をその表面が前記素子分離溝の上方及びその開口のまわりの上方に位置する素子分離体として残存させる工程と、を備えることを特徴とする、半導体装置の製造方法。
引用特許：
前のページに戻る
