特許

J-GLOBAL ID：200903002469044171

DRAMのリフレッシュ回路およびリフレッシュ方法

発明者： 鈴木 誠
出願人/特許権者： セイコー電子工業株式会社
代理人 (1件)： 林 敬之助
公報種別：公開公報
出願番号（国際出願番号）：特願平4-156877
公開番号（公開出願番号）：特開平5-347093
出願日： 1992年06月16日
公開日（公表日）： 1993年12月27日
要約：

【要約】【目的】 複数のDRAMによりメモリ領域を確保する電子回路においてそれぞれのDRAM別々にリフレッシュとデータのリードライトとのアービトレーションを行い、同時にリフレッシュもそれぞれのDRAMに別々に時間をずらして行うことによってデータのリードライトの能力を低下させることなくリフレッシュ時にDRAMに流れる電流を減少させる。【構成】 リフレッシュクロック11とカウンタ13から4つのDRAM(17a、17b、17c、17d)に対するリフレッシュ要求信号を順番に出してリフレッシュを別々に行う。データリードライト要求信号とリフレッシュ要求信号のアービトレーションをアービタ14で4つのDRAM(17a、17b、17c、17d)に対して別々に行う。

請求項（抜粋）：

定期的にリフレッシュ要求信号およびカウントアップ要求信号を発生するリフレッシュクロック手段と、前記カウントアップ要求信号を計数し、リフレッシュDRAM選択信号を発生するカウンタと、CPUと、該CPUから発生されるデータリードライト要求信号およびリードライトDRAM選択信号と、前記リフレッシュ要求信号および前記リフレッシュDRAM選択信号を入力とし、前記データリードライト要求信号と前記リフレッシュ要求信号のアービトレーションを行い、データリードライト許可信号およびリフレッシュ許可信号を出力するアービタと、前記データリードライト許可信号を入力とし、前記リードライトDRAM選択信号により選択されたDRAMにデータリード信号あるいはデータライト信号を出力するリードライトコントローラと、前記リフレッシュ許可信号を入力とし、前記リフレッシュDRAM選択信号により選択されたDRAMにリフレッシュ命令信号を出力するリフレッシュジェネレータと、から構成されることを特徴とするDRAMリフレッシュ回路。

FI (2件)：

G11C 11/34 363 N ,  G11C 11/34 363 G