演算増幅器回路

発明者： , ,
出願人/特許権者： ,
代理人 (1件)：小川勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平3-225652
公開番号（公開出願番号）：特開平5-063464
出願日： 1991年09月05日
公開日（公表日）： 1993年03月12日
要約：

【要約】【目的】本発明の目的は低電源電圧時においても十分な同相入力電圧許容範囲を得る演算増幅器回路を提供することにある。【構成】M1,M2で構成される差動対とこの差動対に定電流を供給するM5とを具備した演算増幅器において、M5のソース電極とは逆の電源端子側にソース電極が接続されたM15とこのM15が定電流を供給するM9,M10の差動対と、M1,M2の差動対の出力電流とM9,M10の差動対の出力電流とを電流加算して負荷素子M3,M4に出力する第1カレントミラー回路M11,M13および第2のカレントミラー回路M12,M14とを具備した演算増幅器回路。

請求項（抜粋）：

端子VDD側(あるいは端子GND側)にソース電極が接続された第1のトランジスタ(M5)と、前記第1のトランジスタのドレイン電極にソース電極が接続されゲート電極が端子PINに接続された第2のトランジスタ(M2)と、ソース電極が前記第1のトランジスタのドレイン電極と接続されゲート電極が端子MINと接続された第3のトランジスタ(M1)とを具備した演算増幅器回路において、前記第1のトランジスタのソース電極が接続されていた端子VDD(あるいは端子GND)とは正負逆の電源が接続される端子GND側に(あるいは端子VDD側に、あるいは接地端子に)ソース電極が接続された第4のトランジスタ(M15)と、前記第4のトランジスタのドレイン電極にソース電極が接続されゲート電極が端子PINに接続された第5のトランジスタ(M9)と、ソース電極が前記第4のトランジスタ(M15)のドレイン電極に接続されゲート電極が端子MINと接続された第6のトランジスタ(M10)とを具備し、さらに前記第5のトランジスタ(M9)のドレイン電極が入力に接続され出力が前記第3のトランジスタ(M1)のドレイン電極に接続された第1のカレントミラー回路(M11,M13)と、前記第6のトランジスタ(M10)のドレイン電極が入力に接続され出力が前記第2のトランジスタ(M2)のドレイン電極に接続された第2のカレントミラー回路(M12,M14)とを具備したことを特徴とする演算増幅器回路。

前のページに戻る