特許
J-GLOBAL ID：200903002536391230
半導体記憶装置の読み出し方法
発明者：
出願人/特許権者：
代理人 (1件)：
國分 孝悦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-351867
公開番号（公開出願番号）：特開平7-201189
出願日： 1993年12月28日
公開日（公表日）： 1995年08月04日
要約：
【要約】【目的】 1個のメモリセルに4値以上の情報を記憶させた多値メモリの各メモリセルに対する読み出し検出動作の回数を減少させる。【構成】 -1V、1V、3V及び5Vのいずれかのしきい値を有するメモリセルのゲートに2Vを印加し(S1)、メモリセルに電流が流れるか否かを検出する(S2)。電流が流れればゲートに0Vを、流れなければゲートに4Vを印加し(S3、S7)、メモリセルに電流が流れるか否かを検出する(S4、S8)。これにより識別されたメモリセルのしきい値に応じ、“00”〜“11”のいずれかのデータを出力する(S5、S6、S9、S10)。
請求項（抜粋）：
制御ゲートと電荷蓄積層とを有するメモリセルを備えた半導体記憶装置であって、上記メモリセルのしきい値をn個(n≧4)の異なる値の1つV<SB>th</SB>(i)(但し、i=1、2、...、n)に制御することにより、1つのメモリセルに4値以上の情報を記憶させるようにした半導体記憶装置の読み出し方法において、n/2を越えない最大の整数をm<SB>1 </SB>としたとき、上記メモリセルの上記制御ゲートにV<SB>th</SB>(m<SB>1 </SB>)≦V<SB>1 </SB><V<SB>th</SB>(m<SB>1 </SB>+1)の電圧V<SB>1 </SB>を印加して、上記メモリセルのソース-ドレイン間に電流が流れるか否かを検出し、上記電圧V<SB>1 </SB>を印加したときに電流が流れた場合には、n/4を越えない最大の整数をm<SB>2 </SB>として、上記メモリセルの上記制御ゲートにV<SB>th</SB>(m<SB>2 </SB>)≦V<SB>2 </SB><V<SB>th</SB>(m<SB>2 </SB>+1)の電圧V<SB>2 </SB>を印加して、上記メモリセルのソース-ドレイン間に電流が流れるか否かを検出し、上記電圧V<SB>1 </SB>を印加したときに電流が流れなかった場合には、3n/4を越えない最大の整数をm<SB>3 </SB>として、上記メモリセルの上記制御ゲートにV<SB>th</SB>(m<SB>3 </SB>)≦V<SB>3 </SB><V<SB>th</SB>(m<SB>3 </SB>+1)の電圧V<SB>3 </SB>を印加して、上記メモリセルのソース-ドレイン間に電流が流れるか否かを検出することを特徴とする半導体記憶装置の読み出し方法。
IPC (2件)：
FI (3件)：
G11C 17/00 308
, G11C 17/00 305
, G11C 17/00 520 A
