特許

J-GLOBAL ID：200903002539956610

半導体装置及びその製造方法

発明者： 井 納 和 美
出願人/特許権者： 株式会社東芝
代理人 (1件)： 佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-113699
公開番号（公開出願番号）：特開平11-307771
出願日： 1998年04月23日
公開日（公表日）： 1999年11月05日
要約：

【要約】【課題】 寄生容量が極めて小さく、且つ比較的容易に製造することができ、MOSFETやバイポーラ・トランジスタなどに適用して好適な半導体装置及びその製造方法を提供することを目的とする。【解決手段】 フィールド酸化膜で囲まれたシリコン基板を種に、シリコン結晶を横方向にも成長させ、フィールド酸化膜上にも形成する。その後、このシリコン結晶層にトランジスタを形成する。これによって、ソースおよびドレインの接合容量が大幅に低減され、素子の高速動作が可能となる。また、SOI基板を使わなくとも同等の性能を得られるので、コストダウンに大きく寄与する。また、バイポーラ・トランジスタを形成すればベース・コレクタ間容量を大幅に低減でき、さらなる高速化を図ることができる。さらに、BiCMOSに応用して同様の効果を得ることができる。

請求項（抜粋）：

第1導電型の半導体からなるソース領域と、第1導電型の半導体からなるドレイン領域と、前記ソース領域と前記ドレイン領域との間に設けられた第2導電型の半導体からなるチャネル領域と、絶縁膜を介して前記チャネル領域上に形成されたゲートとを備えた半導体装置であって、前記ソース領域と前記ドレイン領域とは、それぞれ素子分離絶縁層の上に形成されていることを特徴とする半導体装置。

IPC (6件)：

H01L 29/78 ,  H01L 21/8222 ,  H01L 27/06 ,  H01L 21/8249 ,  H01L 21/331 ,  H01L 29/73

FI (4件)：

H01L 29/78 301 S ,  H01L 27/06 101 U ,  H01L 27/06 321 A ,  H01L 29/72