特許

J-GLOBAL ID：200903002543168422

半導体記憶装置

発明者： 宮武 伸一 ,  加瀬 重和 ,  中村 正行 ,  長谷川 雅俊 ,  梶谷 一彦
出願人/特許権者： 株式会社日立製作所 ,  日立超エル・エス・アイ・エンジニアリング株式会社
代理人 (1件)： 徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平8-336444
公開番号（公開出願番号）：特開平10-163451
出願日： 1996年12月02日
公開日（公表日）： 1998年06月19日
要約：

【要約】【課題】 簡単な構成により高集積化と高信頼性を実現した半導体記憶装置を提供する。【解決手段】 アドレス選択用MOSFETと情報記憶用キャパシタからなり、上記情報記憶用キャパシタの共通電極に中間電位からなるプレート電圧が供給されてなる複数のメモリセルを有する半導体記憶装置において、上記プレート電圧が中間電位に近い所定の電位に到達したことを電圧検出回路又はタイマー回路を用いて間接的に検出し、上記所定電位以下のときに上記ワード線の選択動作を禁止し又は相補ビット線を上記中間電位にプリチャージ状態にさせ、上記プレート電圧が所定の電位が上記所定電位に到達した後に上記動作を解除してメモリアクセスを可能にする。

請求項（抜粋）：

ゲートがワード線に接続され、一方のソース,ドレインが上記ワード線と交差する相補ビット線の一方に接続され、他方のソース,ドレインが情報記憶用キャパシタの一方の電極側の蓄積ノードに接続されてなるアドレス選択MOSFETからなるメモリセルと、電源電圧と回路の接地電位を受けて、上記相補ビット線に与えられるハイレベルとロウレベルの中間電位にされたプレート電圧を形成して、上記メモリセルの情報記憶用キャパシタの他方の電極側が共通化されてなるプレート電極に供給するプレート電圧供給回路と、上記プレート電圧が上記中間電位に近い所定の電位に到達したことを検出するプレート電圧検出回路とを備え、上記プレート電圧が所定の電位が上記所定電位以下のときに上記ワード線の選択動作を禁止し又は相補ビット線を上記中間電位にプリチャージ状態にさせ、上記プレート電圧が所定の電位が上記所定電位に到達した後に上記動作を解除してメモリアクセスを可能にしてなることを特徴とする半導体記憶装置。

IPC (6件)：

H01L 27/108 ,  H01L 21/8242 ,  G11C 14/00 ,  G11C 11/407 ,  H01L 27/04 ,  H01L 21/822

FI (6件)：

H01L 27/10 651 ,  G11C 11/34 352 A ,  G11C 11/34 354 F ,  H01L 27/04 C ,  H01L 27/10 681 B ,  H01L 27/10 681 E