特許

J-GLOBAL ID：200903002548170506

半導体装置の成膜方法

発明者： 斎藤 洋子 ,  平沢 茂樹 ,  齋藤 達之 ,  根津 広樹
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平7-313894
公開番号（公開出願番号）：特開平9-153470
出願日： 1995年12月01日
公開日（公表日）： 1997年06月10日
要約：

【要約】【課題】半導体製造プロセスの薄膜形成工程において、微小な溝のある基板上に金属をスパッタ工程によって成膜する際に、溝の中まで金属を埋め込み、信頼性の高い配線を形成する方法を提供する。【解決手段】溝近くの基板上部の平面と溝入り口付近を、埋め込む金属に対して濡れ性の悪い下地膜4にし、溝底部の表面を濡れ性の良い下地膜にすることで、溝の中に金属膜を流動させる。

請求項（抜粋）：

微小溝のある半導体基板上に、スパッタ蒸着により膜を形成する方法において、上記膜に対し濡れ性の良い材質の下地膜を形成し、その後、エッチングにより溝近くの上記基板上部の平面と溝入り口付近のみ下地膜を削り落としてから、膜を蒸着することを特徴とする半導体装置の成膜方法。

IPC (6件)：

H01L 21/285 ,  C23C 14/14 ,  C23F 4/00 ,  H01L 21/203 ,  H01L 21/3205 ,  H01L 21/768

FI (6件)：

H01L 21/285 S ,  C23C 14/14 B ,  C23F 4/00 C ,  H01L 21/203 S ,  H01L 21/88 R ,  H01L 21/90 C