特許
J-GLOBAL ID：200903002575315621
ヘテロ接合バイポーラトランジスタの製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平4-298424
公開番号（公開出願番号）：特開平6-151448
出願日： 1992年11月09日
公開日（公表日）： 1994年05月31日
要約：
【要約】【構成】Alを含む半導体層をワイドギャップエミッタ層102としたコレクタアップ構造のHBTの作製工程において、コレクタメサを形成してベース層103を露出させた後、Fを含むプラズマ処理を施して外部ベース領域106及び外部エミッタ領域107を高抵抗化させる。次いで、400〜600°Cのアニールを施すことにより外部ベース領域106の抵抗はプラズマ処理前のレベルまで低抵抗化する。一方、外部エミッタ領域107は一層、高抵抗化する。【効果】ベース・コレクタ容量及び外部ベース抵抗が小さく、且つ、電流利得の大きいコレクタアップ型HBTが簡便なプロセスにより作製できる。
請求項（抜粋）：
半導体基板上に第1の半導体よりなる高濃度n型サブエミッタ層,Alを含む第2の半導体よりなるn型エミッタ層,前記第1の半導体よりなる高濃度p型ベース層,前記第1の半導体よりなる低濃度コレクタ層、および、前記第1の半導体よりなる高濃度n型サブコレクタ層を形成する工程,所望のマスクパターンを用いてコレクタメサを形成し前記第1の半導体よりなる高濃度p型外部ベース領域を露出させる工程,前記高濃度p型外部ベース領域及び領域下の前記Alを含む第2の半導体よりなるn型エミッタ層に対してFを含むガスのプラズマ処理を施す工程,400〜600°Cのアニール処理を施す工程を含むことを特徴とするヘテロ接合バイポーラトランジスタの製造方法。
IPC (3件)：
H01L 21/331
, H01L 29/73
, H01L 29/205
