特許
J-GLOBAL ID:200903002579571533
フラッシュEEPROMメモリアレイ
発明者:
,
,
出願人/特許権者:
代理人 (1件):
山川 政樹
公報種別:公開公報
出願番号(国際出願番号):特願平4-352485
公開番号(公開出願番号):特開平6-068681
出願日: 1992年12月11日
公開日(公表日): 1994年03月11日
要約:
【要約】【目的】 メモリアレイのプログラミングと消去を制御する内部プログラミング回路を有するフラッシュ・メモリアレイのプログラミングに伴う遅延をなくすための装置を得ることである。【構成】 フラッシュ・メモリアレイ・プログラミング回路の内部状態をモニタし、プログラミング動作または消去動作がフラッシュ・メモリアレイ内部で行われている期間中は、フラッシュ・メモリアレイの外部の回路が遅延を必要としないように、その外部回路へその状態を送る回路。
請求項(抜粋):
プログラミング回路の状態を決定する手段と、プログラミング回路の状態をフラッシュメモリの外部の回路へ指示することにより、プログラミング動作がフラッシュメモリアレイ内で行われるどのような期間中も外部回路は遅延する必要がないようにする手段と、を備えることを特徴とするメモリアレイの書込みおよび消去のためのプログラミング回路を含むフラッシュEEPROMメモリアレイ。
IPC (2件):
前のページに戻る