特許
J-GLOBAL ID：200903002580365394
半導体パッケージ
発明者：
出願人/特許権者：
代理人 (1件)：
高橋 昌久 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-328790
公開番号（公開出願番号）：特開平6-151633
出願日： 1992年11月13日
公開日（公表日）： 1994年05月31日
要約：
【要約】 (修正有)【目的】 高配線密度を可能にした半導体パッケージ内の配線パターン密度を下げる事なく、信号線路相互間のクロストークを容易に抑制し得るようにする。【構成】 夫々同一信号線に対する配線パターンを複数に分割し、該分割配線パターン41、42を構造体の一部をなす誘電体31を介して、厚み方向に重なるように積層配置すると共に、前記複数の分割配線パターン41、42とグランド2間を印刷抵抗パターン81、82により接続し、前記複数の分割配線パターン41、42を電位分割した事を特徴とする。
請求項１：
誘電体からなる構造体中央に設けたキャビティ内に半導体素子を搭載すると共に、前記構造体に、前記半導体素子と構造体外縁側に配した外部接続端子間を接続する多数の配線パターンを形成した半導体パッケージにおいて、夫々同一信号線に対する前記配線パターンを複数に分割し、該分割配線パターンを構造体の一部をなす誘電体を介して、厚み方向に重なるように積層配置すると共に、前記複数の分割配線パターンとグランド間を印刷抵抗パターンにより接続し、前記複数の分割配線パターンを電位分割した事を特徴とする半導体パッケージ
FI (2件)：
H01L 23/12 E
, H01L 23/12 Q
