特許

J-GLOBAL ID：200903002583102971

機能モデル生成装置

発明者： 山田 孝光
出願人/特許権者： 株式会社リコー
代理人 (1件)： 青山 葆 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-121186
公開番号（公開出願番号）：特開平6-332971
出願日： 1993年05月24日
公開日（公表日）： 1994年12月02日
要約：

【要約】【目的】 設計者がHDLを知らなくてもHDLモデリングを可能とする機能モデル生成装置を提供する。【構成】 半導体素子に備わる端子に関して、少なくとも端子名、入出力の別、入出力信号のビット数の各端子情報、及び上記端子を介して入出力する信号について該信号の波形を含みタイミングに関するタイミング制約情報を入力することで上記素子におけるタイミングチャートを編集するタイミングチャート編集手段1と、上記タイミングチャート編集手段に接続され、上記タイミングチャート編集手段から上記各端子情報及び上記タイミング制約情報を抽出する抽出手段2と、上記抽出手段に接続され、上記端子情報及び上記タイミング制約情報に基づきHDL形式の機能モデルを生成するHDL生成手段3と、を備えた。

請求項（抜粋）：

ある半導体素子について、該半導体素子に備わる端子に関して、少なくとも端子名、入出力の別、入出力信号のビット数の各端子情報、及び上記端子の入出力信号波形を含みタイミングに関するタイミング制約情報を入力することで上記素子におけるタイミングチャートを編集するタイミングチャート編集手段と、上記タイミングチャート編集手段に接続され、上記タイミングチャート編集手段から上記各端子情報及び上記タイミング制約情報を抽出する抽出手段と、上記抽出手段に接続され、上記端子情報及び上記タイミング制約情報に基づきハードウエア機能記述言語形式の機能モデルを生成するHDL生成手段と、を備えたことを特徴とする機能モデル生成装置。