DCテスト容易化回路およびDCテスト制御回路と、それらを備えた半導体集積回路

発明者：
出願人/特許権者：
代理人 (1件)：吉田茂明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-139937
公開番号（公開出願番号）：特開平8-008405
出願日： 1994年06月22日
公開日（公表日）： 1996年01月12日
要約：

【要約】【目的】 DCテストを行うためのテストパターン入力回数の削減およびテストパターン数の削減によるテスト時間の削減を実現することを目的とする。【構成】内部回路18の出力がDCテスト容易化回路である、出力バッファ用DCテスト容易化回路5、トライステート出力バッファ用DCテスト容易化回路6、双方向バッファ用DCテスト容易化回路6aに接続されている。また、出力バッファ用DCテスト容易化回路5、トライステート出力バッファ用DCテスト容易化回路6、双方向バッファ用DCテスト容易化回路6aは、DCテスト制御回路7にそれぞれ接続されている。【効果】出力手段のDCテストが内部回路を介さずに与えられる制御信号に基づいて行われるので、内部回路を介してDCテストを行う場合に比べて、DCテストのための信号の入力回数が削減され、テスト時間を削減することができる。

請求項（抜粋）：

論理回路を有する内部回路と、該内部回路に入力信号を与える少なくとも1つの入力手段と、前記内部回路からの出力信号を出力する少なくとも1つの出力手段とを備えた半導体集積回路において、前記出力手段は、該出力手段のDCテストを行うための信号を出力するDCテスト容易化回路に接続され、前記DCテスト容易化回路は、前記内部回路を介さずに与えられる制御信号を受けて、前記DCテスト容易化回路にDCテストのためのテスト信号を与えるDCテスト制御回路に接続されていることを特徴とする半導体集積回路。

IPC (4件)：

H01L 27/04 , H01L 21/822 , G01R 31/28 , H01L 21/66

FI (2件)：

H01L 27/04 T , G01R 31/28 V

前のページに戻る