特許

J-GLOBAL ID：200903002623910367

半導体装置の製造方法

発明者： 嶋岡 晴子
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 鈴木 喜三郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-099037
公開番号（公開出願番号）：特開2000-294551
出願日： 1999年04月06日
公開日（公表日）： 2000年10月20日
要約：

【要約】【課題】 下地膜表面に付着している有機物を除去することにより、該下地膜上に膜ムラのない層間絶縁膜を堆積できる半導体装置の製造方法を提供する。【解決手段】 本発明に係る半導体装置の製造方法は、ポリシリコン膜(下地膜)3が形成されたシリコン基板1を準備し、このシリコン基板1をCVD炉内に挿入する工程と、該CVD炉内の温度を250°C以上800°C以下とし、該CVD炉内に酸素を含有する不活性ガスを大気圧下で導入している状態を所定時間保持することにより、該シリコン基板1を熱処理する工程と、該ポリシリコン膜3上に層間絶縁膜を堆積する工程と、を具備するものである。これにより、下地膜上に膜ムラのない層間絶縁膜を堆積できる。

請求項（抜粋）：

下地膜が形成された半導体基板を準備し、この半導体基板をCVD炉内に挿入する工程と、該CVD炉内の温度を250°C以上800°C以下とし、該CVD炉内に酸素を含有する不活性ガスを大気圧下で導入し、この状態を所定時間保持することにより、該半導体基板を熱処理する工程と、該下地膜上に層間絶縁膜を堆積する工程と、を具備することを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/316 ,  H01L 21/768 ,  H01L 21/31

FI (3件)：

H01L 21/316 S ,  H01L 21/90 P ,  H01L 21/95

Fターム (22件)：

4M108AA09 ,  4M108AC12 ,  4M108AC13 ,  4M108AC17 ,  4M108AC18 ,  4M108BC26 ,  4M108BD03 ,  4M108BD12 ,  5F033KK04 ,  5F033PP06 ,  5F033QQ71 ,  5F033QQ91 ,  5F033QQ96 ,  5F033QQ98 ,  5F033XX21 ,  5F058BA06 ,  5F058BA20 ,  5F058BC02 ,  5F058BE01 ,  5F058BF03 ,  5F058BJ01 ,  5F058BJ02