特許
J-GLOBAL ID:200903002673958980
液晶表示装置、画像表示装置およびその製造方法
発明者:
,
出願人/特許権者:
代理人 (1件):
小野寺 洋二
公報種別:公開公報
出願番号(国際出願番号):特願2002-244606
公開番号(公開出願番号):特開2003-195352
出願日: 2002年08月26日
公開日(公表日): 2003年07月09日
要約:
【要約】【課題】 開口率と保持容量の両立を図る。【解決手段】 第1の基板の内面に、第1の方向に延在し互いに並設された複数のゲート線および前記ゲート線と交差する第2の方向に延在し互いに並設された複数のドレイン線と、前記ゲート線とドレイン線の交差部に設けられた複数のスイッチング素子と、前記アクティブ素子で駆動される画素電極を少なくとも有する画像表示装置であって、前記第1の基板の画素領域に前記ゲート線、ドレイン線、スイッチング素子、および画素電極を形成する電極形成層と、前記第1の基板側との間に当該電極形成層に対して第1の絶縁層で絶縁した基準電極層を有し、前記基準電極層はほぼ画素領域全面に形成され、複数の画素で共有される。
請求項1:
第1の基板と第2の基板の対向間隙に液晶を挟持し、前記第1の基板の内面に、第1の方向に延在し互いに並設された複数のゲート線および前記ゲート線と交差する第2の方向に延在し互いに並設された複数のドレイン線と、前記ゲート線とドレイン線の交差部に設けられた複数のスイッチング素子と、前記アクティブ素子で駆動される画素電極を少なくとも有し、前記複数の画素電極で画素領域が構成される液晶表示装置であって、前記第1の基板の前記画素領域を含んで前記ゲート線、ドレイン線、スイッチング素子、画素電極を形成する電極形成層と前記第1の基板側との間に当該電極形成層に対して第1の絶縁層で絶縁した基準電極層を有し、前記画素電極と前記基準電極層の間に画素の保持容量を形成することを特徴とする液晶表示装置。
IPC (3件):
G02F 1/1368
, G02F 1/1335 505
, G02F 1/1343
FI (3件):
G02F 1/1368
, G02F 1/1335 505
, G02F 1/1343
Fターム (29件):
2H091FA02Y
, 2H091GA02
, 2H091GA09
, 2H091GA13
, 2H091LA11
, 2H091LA15
, 2H092GA11
, 2H092GA29
, 2H092GA40
, 2H092GA50
, 2H092GA51
, 2H092JA24
, 2H092JA28
, 2H092JA34
, 2H092JA37
, 2H092JA41
, 2H092JA46
, 2H092JB01
, 2H092JB22
, 2H092JB31
, 2H092JB51
, 2H092JB57
, 2H092JB61
, 2H092MA12
, 2H092NA07
, 2H092NA25
, 2H092PA08
, 2H092PA12
, 2H092PA13
引用特許: