特許

J-GLOBAL ID：200903002679845134

半導体装置

発明者： 松田 修一
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平9-359478
公開番号（公開出願番号）：特開平11-191574
出願日： 1997年12月26日
公開日（公表日）： 1999年07月13日
要約：

【要約】【課題】 チップ電極とバンプとの接続不良を防止する。【解決手段】 一方の面に所望のパタンの配線2aが形成されたTABテープ2と、その他方の面に設置されるとともにチップ電極4を有する半導体チップ1とを備え、配線2aとチップ電極4とが、スルーホール中に形成されたバンプ5,6を介して電気的に接続されている。そして、半導体チップ1は、配線層3に接続された2個以上のチップ電極4を有し、配線3は、2個以上のチップ電極4のそれぞれに対向して設けられたバンプ5,6を介して、チップ電極4と接続されている。

請求項（抜粋）：

一方の面に所望のパタンの配線が形成された配線基板と、前記配線基板の他方の面に設置されるとともにチップ電極を有する半導体チップとを備え、前記配線と前記チップ電極とが、前記配線基板のスルーホール中に形成されたバンプを介して電気的に接続された半導体装置において、前記半導体チップは、この半導体チップ中の同一配線層に接続された2個以上のチップ電極を有し、前記配線基板の一の配線は、前記2個以上のチップ電極のそれぞれに対向して設けられたバンプを介して、前記チップ電極と接続されていることを特徴とする半導体装置。

IPC (2件)：

H01L 21/60 311 ,  H01L 23/12

FI (2件)：

H01L 21/60 311 S ,  H01L 23/12 L