特許
J-GLOBAL ID：200903002681210120
半導体集積回路及びその駆動方法
発明者：
出願人/特許権者：
代理人 (1件)：
若林 忠
公報種別：公開公報
出願番号（国際出願番号）：特願平8-267005
公開番号（公開出願番号）：特開平10-112643
出願日： 1996年10月08日
公開日（公表日）： 1998年04月28日
要約：
【要約】【課題】 周辺LSIにおいて使用される電源電圧を変更する場合、CMOSトランジスタに供給される電源電圧がCMOSトランジスタにおける耐圧レベル内になるように、周辺LSIの電源電圧にあわせて設計及び開発をしなおさなければならない。【解決手段】 周辺LSIにおいて使用される電源電圧がCMOSトランジスタ12,13の耐圧レベルを超える電源電圧である場合は、ダイオード7を介して電源ライン3からCMOSトランジスタ12,13に電源を供給し、周辺LSIにおいて使用される電源電圧がCMOSトランジスタ12,13の耐圧レベル内の電源電圧である場合は、電源ライン4からCMOSトランジスタ12,13に電源を供給する。
請求項（抜粋）：
CMOSトランジスタと、周辺LSIとを少なくとも有してなる半導体集積回路において、前記CMOSトランジスタ及び前記周辺LSIに電源を供給するための第1及び第2の電源ラインと、前記第1の電源ラインと前記CMOSトランジスタとの間に接続された第1のダイオードと、前記CMOSトランジスタ及び前記周辺回路に接続される第1及び第2のグランドラインと、前記第1のグランドラインと前記CMOSトランジスタとの間に接続された第2のダイオードとを有し、前記第2の電源ラインは、前記CMOSトランジスタと前記第1のダイオードとの間に接続され、前記第2のグランドラインは、前記CMOSトランジスタと前記第2のダイオードとの間に接続され、前記第1のグランドラインは、接地されていることを特徴とする半導体集積回路。
IPC (2件)：
H03K 19/0175
, H03K 19/0948
H03K 19/00 101 F
, H03K 19/094 B
