特許

J-GLOBAL ID：200903002683864399

仮想共有メモリ装置

発明者： 青山 芳久
出願人/特許権者： 日新電機株式会社
代理人 (1件)： 原 謙三
公報種別：公開公報
出願番号（国際出願番号）：特願平6-090248
公開番号（公開出願番号）：特開平7-295950
出願日： 1994年04月27日
公開日（公表日）： 1995年11月10日
要約：

【要約】【構成】 処理装置CPU1 〜CPUN が個々に接続されたメモリ装置M1 〜MN を環状の伝送路1で接続し、メモリ装置M1 〜MN 間でデータの伝送を行なう。あるメモリ装置Mで2ポートメモリ31に対しデータの書き込みが行なわれると、他のメモリ装置Mの2ポートメモリ31にも同じアドレスに同一のデータを書き込み(更新動作を行ない)、仮想共有メモリを形成する。データ伝送を制御するプロトコルドライバ30では、伝送中継バッファ30aでメモリ装置M1 〜MN の間で行なわれる通常のデータ伝送を中継し、更新中継バッファ30bで更新動作時のデータ取り込みや伝送中継を行なう。また、両中継バッファ30a・30bを伝送路1におけるデータ伝送頻度に応じて選択する。【効果】 更新動作時における通常データ伝送を効率的に行ない、高速動作するシステムにおける仮想共有メモリ装置の信頼性を向上させることができる。

請求項（抜粋）：

データを記憶する複数のメモリと、上記メモリと対をなして設けられて各メモリ間のデータ伝送を中継する伝送中継手段と、すべてのメモリが環状にデータ伝送を行なうように上記伝送中継手段を隣合うもの同士で接続する伝送路とを備えており、上記伝送中継手段は、データが1つのメモリに対し書き込まれると上記伝送路を介して他のメモリにも同一の箇所に同一のデータを書き込ませる更新動作を行なう書込制御部と、伝送されてきたデータが上記書込制御部によりメモリに書き込まれる更新データであるか通常の伝送に供される通常データであるかを判別するデータ判別部と、更新データを更新動作のために取り込むとともに伝送中継する更新時中継路または通常データを伝送中継する伝送時中継路のいずれか一方を上記伝送路におけるデータ伝送頻度に応じて選択する伝送選択部とを有し、上記書込制御部が伝送選択部により更新時中継路が選択されると更新時中継路を介して取り込まれた更新データにより更新動作を行なうことを特徴とする仮想共有メモリ装置。

IPC (2件)：

G06F 15/167 ,  G06F 15/16 370