特許

J-GLOBAL ID：200903002690279620

クロック分配方法及びクロック分配回路

発明者： 大重 慎一郎
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願平8-181183
公開番号（公開出願番号）：特開平10-011494
出願日： 1996年06月21日
公開日（公表日）： 1998年01月16日
要約：

【要約】【課題】半導体基板上などに配置される複数の論理ブロックに供給されるクロック信号の遅延時間をどの論理ブロックに対しても等しくし、回路の動作周波数を向上させる方法及び回路の提供。【解決手段】クロックツリーにおけるクロックライン上のバッファを異なる入力論理しきい値を持つバッファに置換し、前段の出力なまりの効果により、出力を標準バッファよりも早く遷移させることで各ツリー間の伝搬遅延差(クロックスキュー)を低減させる。

請求項（抜粋）：

クロック発生回路から同期クロック信号を複数の論理ブロックに対してツリー状に配したバッファを介して同一のタイミングにて供給するクロック分配方法において、前記クロック発生回路から前記論理ブロック間へのツリー経路の遅延時間を算出し、ツリー上のバッファを入力論理しきい値の異なる複数のバッファから選択的に置換し、各ツリーの伝搬遅延時間が同一となるように調整することを特徴とするクロック分配方法。

IPC (6件)：

G06F 17/50 ,  G06F 1/10 ,  H01L 21/82 ,  H01L 27/04 ,  H01L 21/822 ,  H03K 5/15

FI (7件)：

G06F 15/60 658 K ,  G06F 1/04 330 A ,  G06F 15/60 656 D ,  H01L 21/82 C ,  H01L 21/82 W ,  H01L 27/04 D ,  H03K 5/15 P