特許
J-GLOBAL ID:200903002720448600
半導体装置の製造方法
発明者:
出願人/特許権者:
代理人 (1件):
落合 憲一郎
公報種別:公開公報
出願番号(国際出願番号):特願2006-096829
公開番号(公開出願番号):特開2007-273686
出願日: 2006年03月31日
公開日(公表日): 2007年10月18日
要約:
【課題】オゾンTEOS膜をCVD装置で成膜する場合に、高い成膜レートを安定して確保すると共に、均一性良く良好な膜質のオゾンTEOS膜の成膜を可能とする半導体装置の製造方法を提供する。【解決手段】配線構造が形成された半導体基板上に層間絶縁膜を形成する半導体装置の製造方法であって、配線構造が形成された半導体基板上にプラズマCVDシリコン酸化膜を成膜する第1の層間絶縁膜形成工程と、該第1の層間絶縁膜形成工程により成膜したプラズマCVDシリコン酸化膜の表面改質のためのプラズマ処理を行う表面改質工程と、該表面改質工程により表面の改質が行われたプラズマCVDシリコン酸化膜の上にオゾンTEOS膜を成膜する第2の層間絶縁膜形成工程とを有し、さらに、前記表面改質工程において、表面改質のためのプラズマ処理を行う前に、該プラズマ処理を行う装置内に堆積した堆積物の除去を行う。【選択図】図1
請求項(抜粋):
配線構造が形成された半導体基板上に層間絶縁膜を形成する半導体装置の製造方法であって、
配線構造が形成された半導体基板上にプラズマCVDシリコン酸化膜を成膜する第1の層間絶縁膜形成工程と、
該第1の層間絶縁膜形成工程により成膜したプラズマCVDシリコン酸化膜の表面改質のためのプラズマ処理を行う表面改質工程と、
該表面改質工程により表面の改質が行われたプラズマCVDシリコン酸化膜の上にオゾンTEOS膜を成膜する第2の層間絶縁膜形成工程とを有し、
さらに、前記表面改質工程において、表面改質のためのプラズマ処理を行う前に、該プラズマ処理を行う装置内に堆積した堆積物の除去を行うことを特徴とする半導体装置の製造方法。
IPC (3件):
H01L 21/316
, H01L 21/768
, H01L 23/522
FI (4件):
H01L21/316 M
, H01L21/90 M
, H01L21/316 X
, H01L21/316 P
Fターム (29件):
5F033HH09
, 5F033HH33
, 5F033QQ03
, 5F033QQ54
, 5F033RR04
, 5F033SS04
, 5F033SS15
, 5F033XX01
, 5F033XX03
, 5F058BA09
, 5F058BA20
, 5F058BC02
, 5F058BC08
, 5F058BC11
, 5F058BD02
, 5F058BD04
, 5F058BD10
, 5F058BD15
, 5F058BF03
, 5F058BF06
, 5F058BF07
, 5F058BF23
, 5F058BF25
, 5F058BF29
, 5F058BF74
, 5F058BH12
, 5F058BH16
, 5F058BH20
, 5F058BJ02
引用特許: