表示処理装置

発明者： ,
出願人/特許権者：
代理人 (4件)：板垣孝夫 , 森本義弘 , 笹原敏司 , 原田洋平
公報種別：公開公報
出願番号（国際出願番号）：特願2004-285595
公開番号（公開出願番号）：特開2005-092225
出願日： 2004年09月30日
公開日（公表日）： 2005年04月07日
要約：

【課題】表示処理装置の表示設定量が極めて多いシステムの場合やOS(オペレーティングシステム)上でアプリケーションが動作しており表示設定レジスタ変更の時間が、他のタスクにより、アプリケーションからは予測不能である場合やホストCPUから表示設定レジスタのアクセスが表示設定レジスタに即座に反映しない内部構成を備えたシステムの場合には、表示設定変更を一斉に行うことを保証することができない。【解決手段】ホストCPU21が生成出力する各種表示設定データを書き込み制御信号により一時保持するアドレス空間にマッピングされた複数の第1の表示設定レジスタ24〜28と、複数の第1の表示設定レジスタの出力を表示出力部が表示設定パラメータを参照する先である複数の第2の表示設定レジスタ30〜34の入力に接続し、第2の表示設定レジスタの書き込み制御タイミングを、垂直同期信号45と、ホストCPU21が生成出力する表示制御情報を一時保持する表示制御レジスタ48の出力とにより生成する。【選択図】図1

請求項（抜粋）：

ホストCPUとモニタの間に介装されて表示設定データをホストCPUで更新する表示処理装置であって、垂直同期信号に対し非同期に生成出力された各種表示設定データを書き込み制御信号により一時保持するアドレス空間にマッピングされた第1の表示設定レジスタと、アドレスアクセスに対し前記第1の表示設定レジスタに対応する前記書き込み制御信号を生成するデコーダと、前記第1の表示設定レジスタの出力を入力し第1の制御信号に同期して保持データを更新する第2の表示設定レジスタと、前記第2の表示設定レジスタの出力に従ってビデオ表示信号のデジタル処理を行う表示出力部と、垂直同期信号に対し非同期に生成出力された表示設定起動フラグがセットされる表示設定起動フラグ用レジスタとを備え、前記第1の制御信号を、垂直同期信号と表示設定起動フラグ用レジスタの出力により生成し、前記第2の表示設定レジスタの更新終了を前記ホストCPUへ通知する表示設定終了フラグ用レジスタを設けた表示処理装置。

IPC (2件)：

G09G5/00 , G06F3/153

FI (2件)：

G09G5/00 550A , G06F3/153 336A

Fターム (9件)：

5B069AA01 , 5B069BA01 , 5B069BA04 , 5B069BC00 , 5C082AA01 , 5C082CB01 , 5C082DA86 , 5C082MM02 , 5C082MM08

引用特許：

出願人引用 (2件)

特開昭63-143590号公報
特許番号2752082号公報

審査官引用 (5件)

特開平1-233970
通信制御システム
公報種別：公開公報出願番号：特願平4-121729 出願人：株式会社東芝, 東芝エー・ブイ・イー株式会社
特開平1-233970

全件表示

前のページに戻る