特許

J-GLOBAL ID：200903002722830740

トリミング回路

発明者： 武内 勇介 ,  瀬川 創 ,  工藤 正樹
出願人/特許権者： 株式会社日立製作所 ,  日立東部セミコンダクタ株式会社
代理人 (1件)： 玉村 静世
公報種別：公開公報
出願番号（国際出願番号）：特願平11-130027
公開番号（公開出願番号）：特開2000-323650
出願日： 1999年05月11日
公開日（公表日）： 2000年11月24日
要約：

【要約】【課題】 トリミング回路のレイアウト面積を縮小させるための技術を提供することにある。【解決手段】 第1スイッチ回路(15-1)は、入力されたディジタル信号に応じて上記第1抵抗群(14-1)の合成抵抗値を切り換え、第2スイッチ回路(15-2)は、入力されたディジタル信号に応じて上記第2抵抗群(14-2)の合成抵抗値を切り換える。このように第1スイッチ回路及び第2スイッチ回路によって合成抵抗値の切り換えが行われることで、抵抗値のトリミングが可能とされ、入力されたディジタル信号をデコードするためのデコーダを不要とする。このことが、トリミング回路のレイアウト面積を縮小させる。

請求項（抜粋）：

複数の抵抗が互いに直列接続されて成る第1抵抗群と、複数の抵抗が互いに直列接続されて成る第2抵抗群とが互いに直列接続され、入力されたディジタル信号のビット数に対応して配置され、それぞれ上記第1抵抗群を構成する抵抗の両端を個別的に短絡可能に結合された複数の第1導電型トランジスタを含んで成り、上記入力されたディジタル信号に応じて上記第1抵抗群の合成抵抗値を切り換え可能な第1スイッチ回路と、入力されたディジタル信号のビット数に対応して配置され、それぞれ上記第2抵抗群を構成する抵抗の両端を個別的に短絡可能に結合された複数の第2導電型トランジスタを含んで成り、上記入力されたディジタル信号に応じて上記第2抵抗群の合成抵抗値を切り換え可能な第2スイッチ回路とが設けられて成ることを特徴とするトリミング回路。

IPC (2件)：

H01L 27/04 ,  H01L 21/822

Fターム (6件)：

5F038AR21 ,  5F038AV02 ,  5F038AV06 ,  5F038AV13 ,  5F038DF03 ,  5F038EZ20