半導体装置の製造方法および半導体装置

発明者： , , , , , , , ,
出願人/特許権者： ,
代理人 (1件)：筒井大和
公報種別：公開公報
出願番号（国際出願番号）：特願平10-250865
公開番号（公開出願番号）：特開2000-156419
出願日： 1998年09月04日
公開日（公表日）： 2000年06月06日
要約：

【要約】【課題】電界効果トランジスタの性能劣化を招くことなく、素子集積度を向上させる。【解決手段】短チャネル効果抑制用の不純物を半導体基板1の主面に対して斜めに導入する場合に、互いに隣接するゲート電極3に対して交差する方向から導入されるその不純物が、そのゲート電極3、3の間には導入されないようにそのゲート電極3、3を配置し、かつ、そのゲート電極3、3の間にMISFETのソース領域が配置されるようにする。

請求項（抜粋）：

半導体基板に複数の電界効果トランジスタを設ける半導体装置の製造方法であって、(a)前記半導体基板上に、前記複数の電界効果トランジスタのゲート電極であって、第1の辺とこれに交差する第2の辺とを持つ第1のゲート電極と、第3の辺とこれに交差する第4の辺とを持つ第2のゲート電極とを形成する工程と、(b)前記(a)工程後、前記電界効果トランジスタの短チャネル効果抑制用の不純物を前記半導体基板に対して斜めに導入する工程とを有し、前記第1の辺および第3の辺に対して平面的に交差する第1方向から前記半導体基板に入射される前記短チャネル効果抑制用の不純物が、前記第1のゲート電極および第2のゲート電極に阻まれて前記第1のゲート電極と第2のゲート電極との間の第1の領域における半導体基板には導入されないように、前記第1のゲート電極および第2のゲート電極を前記第1の辺と第3の辺とが向かい合うように互いに隣接させた状態で形成することを特徴とする半導体装置の製造方法。

IPC (6件)：

H01L 21/8234 , H01L 27/088 , H01L 27/10 451 , H01L 27/10 471 , H01L 27/108 , H01L 21/8242

FI (4件)：

H01L 27/08 102 B , H01L 27/10 451 , H01L 27/10 471 , H01L 27/10 681 E

Fターム (40件)：

5F048AA01 , 5F048AB01 , 5F048AC03 , 5F048BA01 , 5F048BB03 , 5F048BB05 , 5F048BB08 , 5F048BC03 , 5F048BC06 , 5F048BC07 , 5F048BD04 , 5F048BE03 , 5F048BE04 , 5F048BF02 , 5F048BF11 , 5F048BG13 , 5F048DA25 , 5F083AD10 , 5F083AD31 , 5F083AD60 , 5F083AD69 , 5F083FR02 , 5F083GA09 , 5F083GA28 , 5F083HA01 , 5F083JA06 , 5F083JA17 , 5F083JA32 , 5F083KA01 , 5F083KA05 , 5F083MA06 , 5F083MA18 , 5F083NA01 , 5F083PR03 , 5F083PR29 , 5F083PR37 , 5F083PR43 , 5F083PR45 , 5F083PR46 , 5F083ZA13

引用特許：

審査官引用 (1件)

半導体装置の製造方法
公報種別：公開公報出願番号：特願平8-164615 出願人：ソニー株式会社

前のページに戻る