特許
J-GLOBAL ID:200903002761617670
送信されたビットストリームの信号を等化する方法および等化するように適合された受信機
発明者:
,
,
出願人/特許権者:
代理人 (13件):
岡部 正夫
, 加藤 伸晃
, 産形 和央
, 臼井 伸一
, 藤野 育男
, 越智 隆夫
, 本宮 照久
, 高梨 憲通
, 朝日 伸光
, 高橋 誠一郎
, 吉澤 弘司
, 三俣 弘文
, 刈谷 光男
公報種別:公開公報
出願番号(国際出願番号):特願2002-293278
公開番号(公開出願番号):特開2004-129107
出願日: 2002年10月07日
公開日(公表日): 2004年04月22日
要約:
【課題】フォワードエラー訂正により提供される情報を使用することにより、信号等化のための制御信号の生成を単純化する。【解決手段】フィードフォワードイコライザの手段により送信されたビットストリームの信号を等化する方法が提供される。信号は、少なくとも2つのコンポーネントに分解され、これらのコンポーネントは、等化されたコンポーネントを形成するために、等化パラメータと乗算される。等化されたコンポーネントは、等化された信号を形成するためにスーパーポーズされる。先行するビットおよび後続のビットに依存して、誤りのある送信ビットをカウントすることによるコンディショナルビットエラーレートが決定される。等化パラメータは、決定されたコンディショナルビットエラーレートに依存して調節される。【選択図】 図2
請求項(抜粋):
フィードフォワードイコライザの手段により送信されたビットストリームの信号を等化する方法であって、
前記信号を少なくとも2つのコンポーネントに分解するステップと、
等化されたコンポーネントを形成するために、前記コンポーネントを等化パラメータと乗算するステップと、
前記等化されたコンポーネントのスーパーポジションにより、等化された信号を合成するステップとを有するものにおいて、
先行するビットおよび後続のビットに依存して、誤りのある送信ビットをカウントすることにより、コンディショナルビットエラーレートを決定するステップと、
決定されたコンディショナルビットエラーレートに依存して、前記等化パラメータを調節するステップとを有する
ことを特徴とする方法。
IPC (3件):
H04B3/06
, H04L1/00
, H04L25/03
FI (3件):
H04B3/06 C
, H04L1/00 E
, H04L25/03 C
Fターム (21件):
5J065AA01
, 5J065AC02
, 5J065AD11
, 5J065AE06
, 5J065AF02
, 5J065AH06
, 5J065AH13
, 5K014AA01
, 5K014BA05
, 5K014FA12
, 5K014GA02
, 5K029AA03
, 5K029CC04
, 5K029DD22
, 5K029GG05
, 5K029HH05
, 5K046AA08
, 5K046BB05
, 5K046EE02
, 5K046EE06
, 5K046EE47
引用特許:
引用文献:
審査官引用 (1件)
-
Control of 3-tap electrical feed-forward equalizer by conditional error counts from FEC in the prese
前のページに戻る