特許
J-GLOBAL ID：200903002766760293

差動出力回路

発明者：
川畑 実

川畑 実 について

, 
川上 賢一

川上 賢一 について


出願人/特許権者：
NECマイクロシステム株式会社

NECマイクロシステム株式会社 について


代理人 (1件)： 机 昌彦 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-122848
公開番号（公開出願番号）：特開2003-318724
出願日： 2002年04月24日
公開日（公表日）： 2003年11月07日
要約：
【要約】【課題】 信号の高速伝送を可能にしながら、信号波形のオーバシュートやアンダーシュートによる伝送時のエラー発生を低減し、更にEMIの発生を軽減できる差動出力回路を提供する。【解決手段】 差動出力部20と制御部30を備え、差動対MP1,MP2を駆動する第1制御出力部32及び第2制御出力部33の高電位側電源端であるMP3,MP4のソースを第1ノードN1に接続し、差動対MN1,MN2を駆動する第3制御出力部34及び第4制御出力部35の低電位側電源端であるMN5,MN6のソースを第4ノードN4に接続する。
請求項（抜粋）：
それぞれが第1接続端、第2接続端及び制御入力端を備え、該制御入力端に入力する信号により前記第1接続端と前記第2接続端との導通、非導通を制御する第1乃至第4スイッチ手段と、第1及び第2定電流出力手段と、第1信号入力端に入力するデータ信号に基づいて第1乃至第4制御信号をそれぞれ出力する第1乃至第4制御出力部を含む制御手段を有し、前記1スイッチ手段の第1接続端、第2接続端及び制御入力端をそれぞれ第1ノード、第2ノード及び前記第1制御出力部の出力端と接続し、前記2スイッチ手段の第1接続端、第2接続端及び制御入力端をそれぞれ第1ノード、第3ノード及び前記第2制御出力部の出力端と接続し、前記3スイッチ手段の第1接続端、第2接続端及び制御入力端をそれぞれ第4ノード、第2ノード及び前記第4制御出力部の出力端と接続し、前記4スイッチ手段の第1接続端、第2接続端及び制御入力端をそれぞれ第4ノード、第3ノード及び前記第3制御出力部の出力端と接続し、前記第1定電流出力手段を前記第1ノードと高電位側電源との間に接続し、前記第2定電流出力手段を前記第4ノードと低電位側電源との間に接続し、前記第1制御出力部及び前記第2制御出力部の高電位側電源端と低電位側電源端をそれぞれ前記第1ノードと前記低電位側電源に接続し、前記第3制御出力部及び前記第4制御出力部の高電位側電源端と低電位側電源端をそれぞれ前記高電位側電源と前記第4ノードに接続し、前記第2ノードと前記第3ノードを差動出力端とする構成を有することを特徴とする差動出力回路。
IPC (5件)：
H03K 19/0175 ,  H03F 3/30 ,  H03F 3/45 ,  H03K 17/16 ,  H03K 17/687
FI (5件)：
H03F 3/30 ,  H03F 3/45 Z ,  H03K 17/16 F ,  H03K 19/00 101 F ,  H03K 17/687 F
Fターム (92件)：
5J055AX25 ,  5J055BX16 ,  5J055CX26 ,  5J055DX22 ,  5J055DX56 ,  5J055DX73 ,  5J055DX83 ,  5J055EX07 ,  5J055EY01 ,  5J055EY21 ,  5J055EZ03 ,  5J055EZ08 ,  5J055EZ25 ,  5J055EZ51 ,  5J055FX18 ,  5J055GX01 ,  5J055GX04 ,  5J055GX05 ,  5J056AA05 ,  5J056BB22 ,  5J056CC00 ,  5J056CC01 ,  5J056DD00 ,  5J056DD13 ,  5J056DD29 ,  5J056EE11 ,  5J056EE13 ,  5J056FF09 ,  5J056GG09 ,  5J056KK01 ,  5J066AA01 ,  5J066AA12 ,  5J066AA18 ,  5J066CA21 ,  5J066CA41 ,  5J066FA18 ,  5J066HA10 ,  5J066HA17 ,  5J066HA25 ,  5J066HA39 ,  5J066KA04 ,  5J066KA05 ,  5J066KA12 ,  5J066KA33 ,  5J066MA04 ,  5J066MA09 ,  5J066MA17 ,  5J066MA21 ,  5J066SA13 ,  5J066TA06 ,  5J091AA01 ,  5J091AA12 ,  5J091AA18 ,  5J091CA21 ,  5J091CA41 ,  5J091FA18 ,  5J091HA10 ,  5J091HA17 ,  5J091HA25 ,  5J091HA39 ,  5J091KA04 ,  5J091KA05 ,  5J091KA12 ,  5J091KA33 ,  5J091MA04 ,  5J091MA09 ,  5J091MA17 ,  5J091MA21 ,  5J091SA13 ,  5J091TA06 ,  5J091UW09 ,  5J500AA01 ,  5J500AA12 ,  5J500AA18 ,  5J500AC21 ,  5J500AC41 ,  5J500AF18 ,  5J500AH10 ,  5J500AH17 ,  5J500AH25 ,  5J500AH39 ,  5J500AK04 ,  5J500AK05 ,  5J500AK12 ,  5J500AK33 ,  5J500AM04 ,  5J500AM09 ,  5J500AM17 ,  5J500AM21 ,  5J500AS13 ,  5J500AT06 ,  5J500WU09
引用特許：
出願人引用 (1件)
  • ドライバ回路
    公報種別：公開公報   出願番号：特願平10-195245   出願人：富士通株式会社

前のページに戻る

TOP

BOTTOM