特許
J-GLOBAL ID：200903002771961647
半導体集積回路の容量
発明者：
出願人/特許権者：
代理人 (1件)：
池内 義明
公報種別：公開公報
出願番号（国際出願番号）：特願平9-047234
公開番号（公開出願番号）：特開平10-229182
出願日： 1997年02月14日
公開日（公表日）： 1998年08月25日
要約：
【要約】【課題】 半導体集積回路の容量を、各容量の両方の端子がそれぞれ異なった配線に接続できかつ狭い回路面積で形成できるようにする。【解決手段】 例えば固体撮像素子のFPN打ち消しのために使用される半導体集積回路の容量構造が提供される。半導体基板に形成され第1の導電型を有するウエル1と、該ウエル1表面に互いに分離して形成され該ウエル1と反対導電型の第2の導電型を有すると共に、前記ウエル1に対して逆バイアス状態に維持された複数の高濃度注入領域2aと、該高濃度注入領域2aの上に形成された薄い層間絶縁膜31と、該層間絶縁膜31上に前記高濃度注入領域2aの各々に対向して形成された複数の導電層電極5とを備える。各高濃度注入領域2aをウエル1に対して逆バイアス状態に維持することにより、各容量が互いに分離され、かつ各容量の端子をそれぞれ異なった配線に接続できる。
請求項（抜粋）：
半導体基板に形成され、第1の導電型を有するウエルと、各々前記ウエル表面に互いに分離して形成され、前記ウエルと反対導電型の第2の導電型を有するとともに、前記ウエルに対して逆バイアス状態に維持された複数の高濃度注入領域と、前記高濃度注入領域の上に形成された薄い層間絶縁膜と、前記薄い層間絶縁膜上に前記高濃度注入領域の各々に対向して形成された複数の導電層電極と、を具備することを特徴とする半導体集積回路の容量。
IPC (3件)：
H01L 27/146
, H01L 27/04
, H01L 21/822
H01L 27/14 A
, H01L 27/04 C
