特許
J-GLOBAL ID：200903002778442629
半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
宮田 金雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-195636
公開番号（公開出願番号）：特開平11-040772
出願日： 1997年07月22日
公開日（公表日）： 1999年02月12日
要約：
【要約】【課題】 半導体装置の大容量化に伴う高集積化に対応するため、半導体装置のメモリセル領域、周辺回路形成領域のいずれか、若しくは両方の領域において、水平方向の寸法を低減できる半導体装置の構造及びその製造方法を得る。【解決手段】 DRAMメモリセル領域においては、トレンチキャパシタ上に絶縁膜を介してTFTを重畳させて配置し、周辺回路形成領域においてはバルクトランジスタ上に絶縁膜を介してTFTを重畳させて配置することで、三次元的な素子の配置とし、水平方向の素子形成領域の寸法を低減する。
請求項（抜粋）：
メモリセルを構成するトレンチキャパシタ上に絶縁膜を介してTFT(Thin Film Transistor)を配置し、少なくとも上記トレンチキャパシタと上記TFTの一部が重畳する状態とすることを特徴とする半導体装置。
IPC (3件)：
H01L 27/108
, H01L 21/8242
, H01L 29/786
H01L 27/10 681 F
, H01L 29/78 613 B
