特許
J-GLOBAL ID：200903002786869500
定数乗算器
発明者：
,
出願人/特許権者：
代理人 (1件)：
吉田 茂明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-204374
公開番号（公開出願番号）：特開平9-050368
出願日： 1995年08月10日
公開日（公表日）： 1997年02月18日
要約：
【要約】【課題】 乗数を固定する定数乗算器の回路面積を縮小するとともに乗算の高速化を図る。【解決手段】 論理回路31〜3n+2が入力された所定ビットの被乗数にそれぞれ異なる論理演算を施すことで各1ビットの出力信号GND,S0〜Snを生成する。出力選択回路5が出力制御回路6からの乗数に応じた制御信号に従って、出力信号GND,S0〜Snを出力端子41〜4m+1に選択的に与えることで、出力端子41〜4m+1に乗算結果が出力される。
請求項（抜粋）：
被乗数に定数である乗数を掛けてその積を出力する定数乗算器において、前記被乗数に対して異なる論理演算を施す複数の論理回路を有する部分積生成回路と、前記乗数に応じた制御信号を出力する出力制御回路と、前記制御信号に応じて、前記複数の論理回路の出力を複数の出力端子に割り当てる出力選択回路とを備える、定数乗算器。
引用特許：
前のページに戻る
