特許
J-GLOBAL ID:200903002788575783
半導体装置の製造方法
発明者:
,
,
,
,
出願人/特許権者:
代理人 (7件):
三好 秀和
, 岩▲崎▼ 幸邦
, 川又 澄雄
, 中村 友之
, 伊藤 正和
, 高橋 俊一
, 高松 俊雄
公報種別:公開公報
出願番号(国際出願番号):特願2005-373034
公開番号(公開出願番号):特開2007-173743
出願日: 2005年12月26日
公開日(公表日): 2007年07月05日
要約:
【課題】接合リーク不良の抑制が可能な半導体装置の製造方法を提供する。【解決手段】半導体基板10の表面上にゲート電極34を形成し、ゲート電極34の側壁に側壁絶縁膜41を形成する。ゲート電極34及び側壁絶縁膜41を覆うように半導体基板10に金属膜を堆積し、半導体基板10を雰囲気ガス中に載置して、半導体基板10の表面及び裏面のそれぞれから雰囲気ガスの熱伝導により金属膜を加熱して金属シリサイド膜を形成する。【選択図】図7
請求項(抜粋):
半導体基板の表面上にゲート電極を形成し、
前記ゲート電極の側壁に側壁絶縁膜を形成し、
前記ゲート電極及び前記側壁絶縁膜を覆うように前記半導体基板に金属膜を堆積し、
前記半導体基板を雰囲気ガス中に載置して、前記半導体基板の表面及び裏面のそれぞれから前記雰囲気ガスの熱伝導により前記金属膜を加熱して金属シリサイド膜を形成する
ことを含むことを特徴とする半導体装置の製造方法。
IPC (3件):
H01L 21/28
, H01L 29/78
, H01L 21/336
FI (2件):
H01L21/28 301S
, H01L29/78 301P
Fターム (47件):
4M104AA01
, 4M104BB01
, 4M104BB19
, 4M104BB21
, 4M104BB22
, 4M104BB23
, 4M104BB25
, 4M104DD02
, 4M104DD04
, 4M104DD64
, 4M104DD79
, 4M104DD84
, 4M104DD91
, 4M104EE09
, 4M104EE17
, 4M104FF14
, 4M104GG08
, 4M104GG09
, 4M104HH20
, 5F140AA24
, 5F140AB03
, 5F140BA01
, 5F140BD07
, 5F140BE07
, 5F140BF04
, 5F140BF11
, 5F140BF18
, 5F140BG09
, 5F140BG28
, 5F140BG34
, 5F140BG38
, 5F140BG44
, 5F140BG45
, 5F140BG52
, 5F140BG53
, 5F140BG56
, 5F140BH14
, 5F140BJ01
, 5F140BJ08
, 5F140BK13
, 5F140BK21
, 5F140BK34
, 5F140BK38
, 5F140BK39
, 5F140CB04
, 5F140CE07
, 5F140CF04
引用特許:
前のページに戻る