特許

J-GLOBAL ID：200903002795394921

半導体素子およびそれを用いた液晶表示装置

発明者： 大久保 竜也 ,  河内 玄士朗 ,  増田 和人
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平9-004348
公開番号（公開出願番号）：特開平10-200123
出願日： 1997年01月14日
公開日（公表日）： 1998年07月31日
要約：

【要約】【課題】液晶表示装置における半導体素子および半導体回路の駆動電圧の低減、及び半導体素子のオフのリーク電流の低減。【解決手段】Nチャネル型薄膜トランジスタにおいて、真性半導体層10にN型にドープしたソース11およびドレイン電極12のほかにP型にドープしたベース電極13を有し、ポリシリコンゲート電極30は信号側においてP型にチャネル上においてはソースおよびドレイン側をN型にその真ん中をP型にし信号側の反対側をN型にドープし、前記ベース電極13と前記ポリシリコンゲート電極のN型部分とを金属膜40を介して接続する構成を有する。

請求項（抜粋）：

絶縁基板上に真性半導体薄膜層を形成し、ゲート絶縁膜を介してポリシリコンゲート電極、前記真性半導体薄膜層においてN型にドープしたソース電極およびドレイン電極を有し、電子を主たる電流担体とするNチャネル型薄膜トランジスタにおいて、前記真性半導体薄膜層はN型にドープしたソース電極およびドレイン電極のほかにP型にドープしたベース電極を有し、ポリシリコンゲート電極は前記真性半導体層のベース電極と前記ベース電極のチャネル部分を挟んで対向する側にゲート信号配線に接続し、前記ポリシリコン電極は前記ゲート信号配線に接続されている側においてP型にドープしベース電極側をN型にドープしチャネル上においてソースおよびドレイン側をN型にその真ん中をP型にドープしてPN接合とし、前記ベース電極と前記ポリシリコンゲート電極のベース電極側のN型部分とを金属薄膜を介して接続する構成を特徴とするNチャネル型薄膜トランジスタ。

IPC (2件)：

H01L 29/786 ,  G02F 1/136 500

FI (2件)：

H01L 29/78 617 M ,  G02F 1/136 500