特許

J-GLOBAL ID：200903002799681577

PLL回路

発明者： 大山 智司
出願人/特許権者： ローム株式会社
代理人 (1件)： 紋田 誠 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-086075
公開番号（公開出願番号）：特開2001-274681
出願日： 2000年03月27日
公開日（公表日）： 2001年10月05日
要約：

【要約】【課題】 PLL回路において、従来と同様の簡易なループフィルタを使用しながら、位相のずれに応じて供給電流を変化させることで、発振周波数の安定性とロックアップタイムの短縮を実現すること。【解決手段】 位相比較器13の比較出力の遅れ量或いは進み量の位相差を示す時間とともに増加する電流Idを出力する電流供給回路14を、PLL回路の位相比較器13とループフィルタ15との間に設ける。これによりループフィルタ15の出力電圧である、電圧制御発振器16の制御電圧は、位相が大きくずれている場合には大きくなるように動作し、短時間で位相差を小さくする。則ち、ロックアップタイムを短縮することが出来る。また、位相のずれが小さい場合には、電圧制御発振器の制御電圧は小さいままとなるから、過度な制御が掛かるのを防ぎ、発振周波数を安定させる。

請求項（抜粋）：

第1比較入力の位相を第2比較入力の位相と比較し、位相比較結果を出力する位相比較器と、この位相比較器の比較出力の遅れ量或いは進み量の位相差を示す時間とともに増加する電流を出力する電流供給回路と、この電流供給回路からの電流を受け、充電或いは放電されるコンデンサを有するループフィルタと、このループフィルタの出力を制御電圧として受けて、発振信号を出力するとともに、この発振信号を前記第2比較入力としてフィードバックする電圧制御発振器と、を有することを特徴とするPLL回路。

IPC (2件)：

H03L 7/107 ,  H03L 7/093

FI (2件)：

H03L 7/10 E ,  H03L 7/08 E

Fターム (12件)：

5J106AA04 ,  5J106CC01 ,  5J106CC21 ,  5J106CC38 ,  5J106CC41 ,  5J106CC52 ,  5J106DD01 ,  5J106GG05 ,  5J106GG07 ,  5J106HH03 ,  5J106HH04 ,  5J106KK03

引用特許：

審査官引用 (4件)

• PLL回路
  公報種別：公開公報   出願番号：特願平8-251424   出願人：三菱電機株式会社, 三菱電機システムエル・エス・アイ・デザイン株式会社
• 特開平4-297128
  
• 特開平4-297128
  
• 特開昭63-090213