特許

J-GLOBAL ID：200903002805828259

半導体装置及びその製造方法、回路基板並びに電子機器

発明者： 花岡 輝直 ,  伊東 春樹 ,  野澤 一彦
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 井上 一 (外2名)
公報種別：再公表公報
出願番号（国際出願番号）：JP2000001387
公開番号（公開出願番号）：WO2000-055898
出願日： 2000年03月08日
公開日（公表日）： 2000年09月21日
要約：

【要約】半導体装置は、複数の電極(12)を有する半導体素子(10)と、電極(12)に電気的に接続される配線パターン(20)と、積層された複数の絶縁層(41、42、43)と、配線パターン(20)に電気的に接続される複数の外部端子(30)と、を含み、それぞれの絶縁層(41、42、43)には、複数の穴(44、46、48)が形成され、最上層の絶縁層(43)の穴(48)から最下層の絶縁層(41)の穴(44)までが連通して開口部(40)を形成し、それぞれの外部端子(30)は、それぞれの開口部(40)内に設けられ、下側に位置する第1の絶縁層(41)に形成される第1の穴(44)よりも、上側に位置する第2の絶縁層(42)に形成される第2の穴(46)が大きい。

請求項（抜粋）：

複数の電極が形成されてなる半導体素子と、 前記電極と電気的に接続される配線パターンと、 前記配線パターンと電気的に接続してなる外部端子と、 を有してなり、 前記配線パターン上の、前記外部端子の周囲には複数の絶縁層が形成されてなる半導体装置。

IPC (1件)：

H01L 21/60

FI (2件)：

H01L 21/92 602 K ,  H01L 21/92 603 G