特許
J-GLOBAL ID：200903002808498918
半導体メモリ装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
高月 猛
公報種別：公開公報
出願番号（国際出願番号）：特願平4-320143
公開番号（公開出願番号）：特開平5-258577
出願日： 1992年11月30日
公開日（公表日）： 1993年10月08日
要約：
【要約】【目的】共有型のセンスアンプをもち、該センスアンプを共有するビットライン対を分離する分離ゲートを備え、低レベルの電源電圧を使用する高集積半導体メモリ装置で、分離ゲートのしきい電圧により降下されることなく完全な電源電圧レベルのデータを伝送できるようにする。【構成】DRAMに一般的に用いられる高電圧発生回路等で発生される例えば2Vcc程度のレベルの高電圧Vppを電圧源とする第1インバータ31、32から構成され、ブロック選択信号が論理“ハイ”で入力されるとこれに応じてVppレベルとなるビットライン分離制御信号φISOを出力するビットライン分離制御信号発生手段を設け、このビットライン分離制御信号φISOをビットライン対の分離ゲートに供給するようにしている。
請求項（抜粋）：
共有型のセンスアンプを備え、該センスアンプを共有するビットラインに分離ゲートを有する半導体メモリ装置において、電源電圧より高くされた高電圧を入力とし、これを基に、少なくとも分離ゲートのしきい電圧分電源電圧より高い電圧を有するビットライン分離制御信号を出力するビットライン分離制御信号発生手段を備えていることを特徴とする半導体メモリ装置。
引用特許：
前のページに戻る
