特許
J-GLOBAL ID：200903002808703481
クロック選択回路
発明者：
出願人/特許権者：
代理人 (1件)：
杉村 暁秀 (外5名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-095431
公開番号（公開出願番号）：特開平5-291893
出願日： 1992年04月15日
公開日（公表日）： 1993年11月05日
要約：
【要約】【目的】 クロック信号の切り換え時における出力波形へのスパイクの発生およびクロックパルス幅の乱れを有効に防止できるクロック選択回路を提供する。【構成】 第1,第2のクロック信号の立ち下がりに同期するパルスをそれぞれ発生する第1,第2のパルス発生回路13,14,15,16と、これら第1および第2のパルス発生回路の出力を入力とする2入力AND回路17と、この2入力AND回路の出力をコントロール入力とし、クロック選択信号をデータ入力として、コントロール入力が高レベルにあるときはデータ入力を出力し、低レベルにあるときはデータ入力をラッチして出力するラッチ回路18と、このラッチ回路の出力に基づいて第1,第2のクロック信号を選択する選択回路11,12,19,20とを具えるクロック選択回路。
請求項（抜粋）：
第1のクロック信号を入力し、その立ち下がりに同期するパルスを発生する第1のパルス発生回路と、第2のクロック信号を入力し、その立ち下がりに同期するパルスを発生する第2のパルス発生回路と、これら第1および第2のパルス発生回路の出力を入力とする2入力AND回路と、この2入力AND回路の出力をコントロール入力とし、前記第1および第2のクロック信号を選択するためのクロック選択信号をデータ入力として、前記コントロール入力が高レベルにあるときはデータ入力を出力し、低レベルにあるときはデータ入力をラッチして出力するラッチ回路と、前記第1および第2のクロック信号を入力し、これらのクロック信号を前記ラッチ回路の出力に基づいて選択する選択回路とを具えることを特徴とするクロック選択回路。
IPC (2件)：
前のページに戻る
