特許
J-GLOBAL ID：200903002815896317
半導体メモリーデバイス
発明者：
出願人/特許権者：
代理人 (1件)：
沢田 雅男
公報種別：公表公報
出願番号（国際出願番号）：特願平11-523546
公開番号（公開出願番号）：特表2001-506426
出願日： 1998年09月11日
公開日（公表日）： 2001年05月15日
要約：
【要約】電流誘起導電性によって、電気的にプログラム可能であるシリコンリッチのアモーファスシリコン合金材料メモリ素子を使用している半導体メモリーデバイスは、その対向する側に入力および出力コンタクト(16、18)の組が設けられている合金材料の層(10)と、ノードとして機能し、かつ三次元のメモリネットワークを形成するために入力および出力コンタクトの間にプログラム可能な導電パスを規定する、層内のディスクリート導電素子(20)とを有している。この導電素子は、合金層の厚み内に一つ以上のレベルで配置させることができ、かつ各レベルで所定の2Dアレイを形成する規定された形状を有することが望ましい。
請求項（抜粋）：
各々が水素化されたシリコンリッチのアモーファスシリコン合金材料を一 対のコンタクトの間に有する多数のメモリ素子を有する半導体メモリーデバイ スにおいて、前記デバイスが、当該アモーファスシリコン合金材料の対向する 各側上の入力および出力コンタクトの組と、各入力コンタクトに対し、前記入 力コンタクトと複数の出力コンタクトとの間にプログラム可能な導電パスを規 定する前記層内に配置されたディスクリート導電素子とを有していることを特 徴とする半導体メモリーデバイス。
IPC (2件)：
H01L 27/10 451
, H01L 45/00
H01L 27/10 451
, H01L 45/00 A
