特許
J-GLOBAL ID：200903002819710692
高密度実装基板
発明者：
出願人/特許権者：
代理人 (1件)：
石戸 元
公報種別：公開公報
出願番号（国際出願番号）：特願平8-133154
公開番号（公開出願番号）：特開平9-321438
出願日： 1996年05月28日
公開日（公表日）： 1997年12月12日
要約：
【要約】【課題】 部品実装面積を大幅に低減し、高密度実装基板を提供する。【解決手段】 2枚以上の基板A,Bを積層して多層プリント基板1を構成し、この多層プリント基板1の一方の外表面に、搭載すべきICチップ106が収容可能な底面及び深さを有する凹部2を形成し、前記多層プリント基板の他方の外表面は、チップ部品104を搭載するチップ部品実装面7とし、前記凹部2の底面及び前記基板1の積層面に所定の配線パターン3を形成し、該配線パターン3は、貫通,層間及び凹部に設けられたスルーホール102,103,112を介して前記チップ実装面及び他の層の配線パターンに電気的に接続し、前記凹部2にICチップ106を収容して該ICチップの接続用パッド11と、凹部2の配線パターン3に設けられたバンプ用接続パッド12を導電性接続部材4により接続すると共に該導電性接続部材4及びICチップ106を合成樹脂5により封止することを特徴とする。
請求項（抜粋）：
2枚以上の基板を積層して多層プリント基板を構成し、この多層プリント基板の一方の外表面に、搭載すべきICチップが収容可能な底面及び深さを有する凹部を形成し、前記多層プリント基板の他方の外表面は、チップ部品を搭載するチップ部品実装面とし、前記凹部の底面及び前記基板の積層面に所定の配線パターンを形成し、該配線パターンは、貫通,層間及び凹部に設けられたスルーホールを介して前記チップ実装面及び他の層の配線パターンに電気的に接続し、前記凹部にICチップを収容して該ICチップの接続用パッドと、凹部の配線パターンに設けられたバンプ用接続パッドを導電性接続部材により接続すると共に該導電性接続部材及びICチップを合成樹脂により封止することを特徴とする高密度実装基板。
IPC (2件)：
FI (2件)：
H05K 3/46 Q
, H05K 1/18 R
