特許
J-GLOBAL ID：200903002825290476
半導体装置及びその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
大川 宏
公報種別：公開公報
出願番号（国際出願番号）：特願平4-074534
公開番号（公開出願番号）：特開平5-283705
出願日： 1992年03月30日
公開日（公表日）： 1993年10月29日
要約：
【要約】【目的】製造工程の延長を招くことなく検出部用のDMOSの電流検出精度を格段に向上可能なパワーDMOS半導体装置を提供する。【構成】ウエル領域用不純物のドープにより半導体基板1の表面部に形成された輪状ウエル領域43が主ウエル領域41及び副ウエル領域42と独立して形成され、この輪状ウエル領域43が副ウエル領域42を所定間隔を隔てて包囲して基板1表面部における電界緩和をなす。副ウエル領域42を囲む形状にゲート電極71、72のパターニングにより形成された輪状開口10は、主、副ウエル領域41、42形成用のウエル領域用不純物のドープにおける輪状ウエル領域43形成用のマスクとして働き、これにより輪状ウエル領域43と副ウエル領域42との間の半導体基板1部分の横幅はばらつくことがない。
請求項（抜粋）：
第1導電型の半導体基板の表面上にゲート絶縁膜を介して形成されたゲート電極と、少なくとも前記ゲート電極をマスクとしてのウエル領域用不純物のドープにより前記基板の表面部に形成され前記ゲート電極の下方に達する第2導電型の主ウエル領域及び副ウエル領域と、少なくとも前記ゲート電極をマスクとしてのソース領域用不純物のドープにより前記主ウエル領域の表面部に前記主ウエル領域より浅く、狭く形成され前記ゲート電極の下方に達する第1導電型の主電流部用のソース領域と、少なくとも前記ゲート電極をマスクとしてのソース領域用不純物のドープにより前記副ウエル領域の表面部に前記副ウエル領域より浅く、狭く形成され前記ゲート電極の下方に達する第1導電型の検出部用のソース領域とを備える半導体装置において、前記ゲート電極の穿設により形成され前記副ウエル領域を囲む輪状開口と、前記輪状開口を通じての前記ウエル領域用不純物のドープにより前記基板の表面部に形成され前記副ウエル領域を所定間隔を隔てて包囲する輪状ウエル領域とを備えることを特徴とする半導体装置。
引用特許：
前のページに戻る
