特許
J-GLOBAL ID：200903002834917651
マスクROMのデータ書込み方法及びデータ読出し方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
柿本 恭成
公報種別：公開公報
出願番号（国際出願番号）：特願平5-283030
公開番号（公開出願番号）：特開平7-142613
出願日： 1993年11月12日
公開日（公表日）： 1995年06月02日
要約：
【要約】【目的】 ゲート電極形成以降にデータの書込みを行ってTATを短くし短納期化を可能にすると共に、メモリ読出しのためのゲート電圧としてグランド電圧と負電圧を使用し、フィールド幅が縮小されてもフィールドトランジスタの微少電流リークを減少し、正確なデータ読出しを可能にする。【構成】 メモリセルとして閾値電圧の低い複数のDMOS41を形成する。BイオンをDMOS41にイオン注入し、閾値電圧の高いDMOS42に変えることによってデータの書込みを行う。データを読出す場合、総てのDMOS41,42のゲート電圧を0Vにしておき、そのうち任意のトランジスタTRのゲート電圧を1つ選択して-5Vにする。この時、選択されたTRがDMOS41であれば電流が流れ、DMOS42であれば電流が流れない。
請求項（抜粋）：
半導体基板の主表面に、ソース領域及びドレイン領域が直列接続された複数の第1のデプレッション型MOSトランジスタを形成する工程と、前記複数の第1のデプレッション型MOSトランジスタの内の特定のMOSトランジスタに対し、そのゲート電極上から前記半導体基板内へ選択的に不純物イオンを注入して、前記第1のデプレッション型MOSトランジスタの閾値電圧と異なる閾値電圧を有する第2のデプレッション型MOSトランジスタを形成する工程とを、順に施してデータの書込みを行うことを特徴とするマスクROMのデータ書込み方法。
IPC (3件)：
H01L 21/8246
, H01L 27/112
, G11C 17/12
H01L 27/10 433
, G11C 17/00 304 A
