特許
J-GLOBAL ID：200903002859984574
フレーム同期回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
大塚 学
公報種別：公開公報
出願番号（国際出願番号）：特願平4-279160
公開番号（公開出願番号）：特開平6-112983
出願日： 1992年09月25日
公開日（公表日）： 1994年04月22日
要約：
【要約】【目的】QAM,QPSK等の直交変調方式の受信装置に用いられるフレーム同期回路の回路規模を小さくする。【構成】搬送波周期検波出力の同相成分Iと直交成分Qをレジスタ1,2から切替え出力して相関器3によって相関値を求め、その相関値を同相判定しきい値C0(C0>0)と逆相判定しきい値C1(C1<0)と比較する比較器4,5によってしきい値を超えたとき有意レベルを出力してフレーム同期制御回路6に与え、フレーム同期パルスと、IとQの有意レベルの組合せから決定される同期位相情報とを出力するように構成した。
請求項（抜粋）：
多値直交変調されたディジタル信号を受信復調して得られるπ/2ラジアンの整数倍の位相不確定性を有する同期検波出力の同相成分Iと直交成分Qをそれぞれ入力する第1,第2のレジスタと、該2つのレジスタの出力を切替え制御信号に従って切り替え出力する切り替え器と、該切り替え器からの同期検波出力Skと予め定められたフレーム同期参照信号Akとの相関値ΣSk・Akを出力する相関器と、該相関値ΣSk・Akと所定の同相判定しきい値C0(C0>0)及び逆相判定しきい値C1(C1<0)とをそれぞれ比較し各々しきい値を超えたとき有意レベルを示す1ビットの比較結果F0及びF1を出力する第1,第2の比較器と、該2つの比較結果F0及びF1を入力していずれか一方が有意レベルであるか否かを判定する同相/逆相同期判定処理を実行すると共に、該処理において前記比較結果のいずれか一方が有意レベルのときにのみ前記切り替え器を第1レジスタから第2レジスタに切り替える前記切替え制御信号を出力し、前記第1のレジスタから得られる同期検波出力に関する同相/逆相同期判定処理と前記第2のレジスタから得られる同期検波出力に関する同相/逆相同期判定処理の両方において、前記比較結果F0,F1のいずれかに有意レベルが示されたときにフレーム同期成立と判定し、フレーム同期パルスと、前記比較結果F0,F1の有意レベルの組み合せから決定される同期位相情報とを出力するフレーム同期制御回路とを備えたフレーム同期回路。
IPC (3件)：
H04L 27/22
, H04L 7/00
, H04L 27/38
