特許

J-GLOBAL ID：200903002888899900

半導体装置の製造方法

発明者： 島田 美代子 ,  小川 真一
出願人/特許権者： 株式会社半導体先端テクノロジーズ
代理人 (2件)： 高田 守 ,  高橋 英樹
公報種別：公開公報
出願番号（国際出願番号）：特願2003-378721
公開番号（公開出願番号）：特開2005-142433
出願日： 2003年11月07日
公開日（公表日）： 2005年06月02日
要約：

【課題】 空孔を有する低誘電率膜を用いる半導体装置において、信頼性の高いビアの形成方法を提供する。【解決手段】 半導体基板1の上に形成した空孔を有する低誘電率膜8にビアホール10を形成する工程と、ビアホール10の内部にビアプラグを形成する工程との間に、ビアホールの側壁に電子線を照射することにより、ビアホール10の側壁に露出した低誘電率膜8の空孔を微細化もしくは消失させ、配線間ショートやビアの抵抗上昇を抑えることができる。【選択図】 図6

請求項（抜粋）：

半導体基板上に低誘電率膜を形成する工程と、 前記低誘電率膜の上にレジストパターンを形成する工程と、 前記レジストパターンをマスクとして前記低誘電率膜を選択的にエッチングして前記低誘電率膜にビアホールを形成する工程と、 前記ビアホールの内部にビアプラグを形成する工程とを有する半導体装置の製造方法であって、 前記ビアホール形成工程と前記ビアプラグ形成工程との間に、少なくとも、前記ビアホールの側壁に電子線を照射する工程を含むことを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L21/768 ,  H01L21/304 ,  H01L21/3065

FI (6件)：

H01L21/90 A ,  H01L21/304 645C ,  H01L21/304 645D ,  H01L21/304 645Z ,  H01L21/304 647A ,  H01L21/302 105A

Fターム (44件)：

5F004AA09 ,  5F004AA16 ,  5F004BB01 ,  5F004BD01 ,  5F004DA00 ,  5F004DA26 ,  5F004DB24 ,  5F004DB26 ,  5F004EB01 ,  5F004FA04 ,  5F033HH11 ,  5F033JJ11 ,  5F033JJ32 ,  5F033JJ33 ,  5F033KK11 ,  5F033KK32 ,  5F033KK33 ,  5F033MM01 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP00 ,  5F033PP06 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ51 ,  5F033QQ54 ,  5F033QQ92 ,  5F033RR04 ,  5F033RR06 ,  5F033RR25 ,  5F033RR29 ,  5F033SS12 ,  5F033SS13 ,  5F033SS15 ,  5F033SS21 ,  5F033TT04 ,  5F033WW00 ,  5F033WW03 ,  5F033WW04 ,  5F033XX28

引用特許：

出願人引用 (1件)

• 半導体装置およびその製造方法、絶縁膜の形成方法
  公報種別：公開公報   出願番号：特願2000-199737   出願人：東京エレクトロン株式会社